

# 범용성과 지능성을 갖는 병렬 처리기 구조

이형\*, 최성혁\*\*, 김중배\*\*, 박종원\*\*\*  
충남대학교 \*컴퓨터공학과, \*\*\*정보통신공학과  
\*\*전자통신연구원  
e-mail : hyung@crow.cnu.ac.kr

## Architecture of General and Intelligent Parallel Processing System

Hyung Lee\*, Sung-Hyuk Choi\*\*, Jung-Bae Kim\*\*, Jong-Won Park\*\*\*  
\*Dept. of Computer Engineering, \*\*\*Dept. of Information Communications Engineering, Chungnam National University  
\*\*Electronics and Telecommunications Research Institute (ETRI)

### 요 약

본 논문에서는 방대한 양의 영상데이터를 실시간으로 처리하기 위해 제안된 Park's 다중접근 기억장치를 이용한 SIMD 병렬 처리기 시스템의 효율성을 높이기 위하여 Semi-MIMD 구조를 갖는 병렬 처리기 시스템을 제안한다.

### 1. 서론

영상, 비디오, 그리고 그래픽과 같은 시각적 매체들을 실시간으로 처리하기 위한 구현 기술과 확장성 측면에서 많은 연구들이 요구되어지고 있다. 이러한 연구들은 멀티미디어를 실시간으로 처리를 하기 위하여 특정 매체를 위한 특정 프로세서 구현으로부터 여러 매체들을 함께 처리할 수 있는 프로세서 구현으로 진행되고 있다. 또한, 다양한 병렬처리 기법들이 실시간 처리를 위한 프로세서 구현에 적용되고 있다.

시각적 매체들의 경우, 다른 매체들과는 달리 방대한 정보량과 정보에 따른 많은 데이터를 갖고 있다. 이러한 시각적 매체를 실시간으로 처리할 수 있는 하드웨어 구현을 위하여 복잡성, 다양한 기술과 도구들, 빠른 처리 속도, 그리고 저장장치 및 입출력 대역폭 등에 관련된 많은 연구가 진행되고 있다. 이러한 연구들은 독립적으로 부분 연구가 진행되고 있기 때문에 전체 시스템 차원에서 본다면 서로 간의 연관성을 깊이 고려해야 한다[1,2].

본 논문은 이러한 연관성을 고려하여 대용량, 병렬 접근성을 갖는 저장 장치인 Park's 다중접근 기억장치 [3,4]를 기반으로 제안된 SIMD 병렬처리기[5,6,7]에 대한 기존의 연구가 지닌 몇 가지 제약 조건들을 해결한 Semi-MIMD 병렬 처리기 구조를 제안한다.

블록, 행, 그리고 열 내의 여러 영상 데이터들을 신속하게 접근할 수 있는 Park's 다중접근 기억장치와 이에 따른 병렬 처리기의 병렬 처리 구조를 SIMD 및 Semi-MIMD 형태로 확장하고, 병렬 기억장치 내 메모리 접근 방법 및 병렬 처리기 구조를 응용 프로그램에 최적화 할 수 있는 구조로 범용·기능형 병렬 처리기를 제안 및 구현하였으며 Verilog Simulator 인 CADENCE 사의 Verilog-XL 을 이용하여 다중접근 기억장치 및 병렬 처리기에 대한 모의실험을 수행하여 기능 및 성능을 검증하였다.

### 2. SIMD 병렬 처리기 시스템

기존에 개발된 SIMD 병렬 처리기 시스템은 크게 호스트 컴퓨터와 병렬 처리기로 나뉜다. 수행 알고리즘의 모듈단위로 병렬화를 수행하여 병렬도가 낮은 모듈은 호스트에서 수행하고 나머지 모듈은 병렬 처리기에서 수행하며, 블록도는 그림 1 과 같다.

SIMD 구조를 갖는 병렬 처리기는 pq 개의 처리기를 제어하는 제어장치, 수행 명령어 집합을 저장하기 위한 로컬 메모리, 블록, 행, 그리고 열 내의 여러 데이터를 신속하게 접근할 수 있는 다중접근 기억장치, 그리고 호스트 컴퓨터와의 데이터 전송을 한 PCI 서버로 구성되어 있다. 다중접근 기억장치는 m 개의 메모

리 모듈, 메모리 모듈 선택 모듈, 데이터 라우팅 모듈, 그리고 주소 계산 및 라우팅을 위한 모듈로 구성되어 있다.




그림 1. SIMD 병렬 처리기 시스템

### 3. 제안된 병렬 처리기 시스템

병렬 처리기의 적용 대상과 범위를 고려할 때 기존의 Park's 다중접근 기억장치를 이용한 SIMD 병렬 처리기 시스템[5,6,7]에서는 몇 가지 제약 조건들이 있다. SIMD 처리기에서 사용되는 전용 제어 장치는 전체 병렬 처리기의 처리 및 운용 방식이 고정적이었으며, SIMD 전용 병렬 처리만을 지원하여 적용 알고리즘의 범위에 한계를 가지고 있으며, 적용 대상의 다양화에 따른 처리기와 메모리 크기에 가변성을 지원하지 않으며, 제어 장치와 관련된 병렬 프리미티브도 각 응용 프로그램마다 개별적이었다. 이러한 특징에서 보듯이 기존 병렬 처리기에서는 병렬 프로그램이 특수한 경우에 적합하지만 다양하고 일반적인 영상 처리 환경에 적용하기에는 한계가 있다.




그림 2. 제안한 병렬 처리기 시스템

이러한 단점을 극복하기 위해 제어장치를 상용 마이크로 프로세서로 전환하여 병렬처리기에 지능성과 역동성을 추가하였고, MIMD 기능 일부를 처리기가 수행할 수 있도록 함으로써 적용 병렬 알고리즘 대상을 확대하였으며, 병렬 처리 응용 프로그램의 대상에 따라 처리기와 메모리 크기를 가변하도록 하여 응용

프로그램에 따라 병렬 처리기 형상을 최적화 할 수 있도록 하였다. 제안한 병렬 처리기를 확장하여 완벽한 SIMD, Semi-MIMD 하이브리드 기능을 수행 할 수 있는 모델은 그림 2와 같다.

제안된 병렬 처리기는 기존의 병렬 처리기에 비하여 응용 구조적 측면에서 다음과 같은 개선된 특징을 지닌다.

가. 기존의 SIMD 용 병렬 처리기에서는 제어 장치를 사용하여 각각의 처리기에 해당 명령어 수행 명령과 수행 동기화 작업을 수행하게 하였다. 그러나 이것은 제어 장치의 고정적인 기능만을 수행 할 수 있게 설계되어 있으므로 여러 가지 병렬 응용 프로그램을 적용할 경우 제약 조건으로 작용할 수 있다. 이러한 정적인 제어장치를 일반적인 상용 마이크로 프로세서로 대체함으로써 인하여 병렬 알고리즘을 구현하는데 있어 마이크로 프로세서의 동적이고 지능적인 기능을 이용하여 쉽게 구현이 가능하다. 또한, 마이크로 프로세서 자체의 계산 능력을 이용하면 프로그램의 융통성 뿐만 아니라 효율성도 증가한다. 마이크로 프로세서가 병렬 처리기를 제어함으로써 응용 프로그램의 적용 대상의 확장, 처리기에 대한 제어 편의성, 테스트 시에 디버깅의 편의성 등 여러 가지 기능을 제공한다.

나. 기존의 SIMD 병렬 처리기는 병렬 처리 프로그램은 SIMD 개념으로만 수용 가능하므로 그 외의 병렬 처리 방법에는 적용할 수 없다는 한계를 가지고 있다. 일반적으로 병렬 처리기의 대상이 되는 영상 처리 알고리즘에는 SIMD 뿐만 아니라 MIMD 형태도 존재하며, 오히려 MIMD 병렬 처리기가 SIMD 보다 더 일반적인 적용 방법으로 알려져 있다. SIMD 병렬 처리기가 가지고 있는 특수한 장점에 MIMD 병렬 처리기가 가지고 있는 적용 대상의 범용성을 혼합하여 적용 범위의 확장과 성능 확대 기능을 동시에 수행할 수 있도록 설계하였다. MIMD 기능을 수행하기 위해서는 각 처리기가 완벽한 독립 프로세서로 존재하여 각각의 명령어를 수행해야 하지만, 현재는 기존의 처리기를 보완하여 정해진 MIMD 용 프리미티브를 수행할 수 있도록 하여 완전하지는 않지만 MIMD 기능의 일부를 수행 할 수 있도록 설계하였다. Semi-MIMD 형태로 동작 시에는 SIMD 동작 흐름과는 달리 마이크로 프로세서가 각 처리기에 대해 명령어의 동기화를 수행하지 않으며, 처리기는 SIMD 에서 사용하는 메모리 제어부를 거치지 않고 직접 메모리 모듈로 접근할 수 있도록 하였다. 메모리 모듈의 사용 개수도 SIMD와 달리 처리기 개수와 동일하게 1:1로 접근 가능하도록 설계하였다.

다. 메모리 모듈의 크기와 처리기의 개수는 응용 프로그램에 따라 달라질 수 있는 특징을 가지고 있다. 병렬 처리기 시스템을 여러 응용 프로그램에 적용할 경우 각 응용 프로그램에 따라 선택적으로 처리기의 개수와 메모리 크기를 가변 할 수 있어야 한다. 본 논문에서 제시한 형태는 처리기의 개수와 메모리 모듈의 크기 및 개수를 각 운용 방식에 따라 선택적으로 조절 가능하도록 설계되어 있다. 이 가변 방식을




그림 3. 모의실험을 통해 얻은 파형 : 제안한 병렬 처리기 시스템이 time = 1460000 ~ 1465000 에는 SIMD 모드로, time = 1480000 ~ 1485000 에는 MIMD 모드로 동작하고 있음을 볼 수 있다.

처리기의 운용 모드, 처리기 운용 마스크, 메모리 운용 모드, 그리고 메모리 운용 마스크를 이용하여 설계하였다.

라. 병렬 알고리즘을 병렬 처리기를 이용하여 프로그램으로 작성할 경우에는 결국 병렬 처리기가 지원하는 프리미티브를 이용하여 구현한다. 이러한 지원 프리미티브를 일반화하여 여러 프로그램에 적용할 수 있도록 하는 것이 필요하다. 그래서, 이러한 프리미티브를 여러 적용 시스템을 분석하여 SIMD 용 프리미티브와 Semi-MIMD 용 프리미티브로 분리하여 제안하였다.

마. Park's 다중접근 기억장치를 설계 구현하는데 있어서 메모리 제어부에 상당의 내부 메모리가 요구되는데 pq + 1 개의 고정된 모듈러 형태를 이용하여 메모리의 중복성을 제거하였고, 사용되는 내부 메모리의 크기를 최소화하여 설계하였다.

4. 모의실험 및 검증

영상의 크기가 M x N 이고, 동시에 접근 가능한 영상 데이터의 수가 pq 개이며, 기억모듈의 수가 m 개 일 때 허용 가능한 간격은 정수이며, 그 정수 값은 m 의 배수가 아니어야 한다. 이 때 판독 순서는 다음과 같다.

- 기준좌표 (i,j), 접근 유형, 간격을 결정한다.
  - 주소 계산 회로에 pq 개의 주소를 계산한다.
  - 주소 이동 회로를 거쳐 pq 개의 주소를 m 개의 메모리 모듈 내의 레지스터에 이동시킨다.
  - 판독 명령으로 선택된 메모리 모듈로부터 pq 개의 자료를 판독한다.
  - 데이터 라우팅 모듈을 통해 pq 개의 메모리 버퍼 레지스터에 있는 데이터들을 가려 레지스터에 이동시킨다.
- 기록 순서는 다음과 같다.
- 기록한 데이터를 데이터 레지스터에 놓고 기준 좌

- 표 (i,j), 접근 유형, 간격을 결정한다.
- 주소 계산 모듈에서 pq 개의 주소를 계산한다.
- 주소 라우팅 모듈을 거쳐 pq 개의 주소를 pq 개의 메모리 주소 레지스터에 이동시킨다.
- 메모리 모듈 선택 모듈로 접근 할 pq 개의 메모리 모듈을 선택한다.
- 기록 명령으로 pq 개의 메모리 모듈에 데이터를 저장한다.

병렬 처리기의 모의 실험은 집적화 부분인 처리기 장치와 메모리 제어 장치를 대상으로 수행하였으며 처리기 개수는 모의실험 편의상 4 개로 제한하여 수행하였다. 처리기는 외부 병렬 메모리부에 4x4 데이터를 저장한 후 해당 데이터를 읽어서 덧셈 과정을 수행한 다음 전체 더한 값이 프로세서 장치가 정해준 일정 기준치의 판단에 의해 다음 상태를 수행하는 시나리오로 작성 수행하였다. 이러한 시나리오는 영상 처리 과정 중에 영상 데이터를 이치화 하는 과정, 임계치 처리 과정 등에서 사용되는 상황을 모의실험 한 것이다.

처리기가 수행하는 과정을 살펴보면 저장 과정은 Write 상태, 읽기 과정은 Read 상태, 덧셈 과정은 Add 상태, 기준 값과의 판단 과정은 Branch 상태를 차례로 처리하여 전체 알고리즘을 수행한다. 처리기에 할당된 상태를 설명하면 상태 '02'는 Add 상태, '04'는 Cmp(비교) 상태, '27'은 Multi(x2) 상태, '28'는 Div(/2) 와 같다. 그림 3 은 전체 모의실험 수행 과정 중 각 처리기가 덧셈 과정을 마치고 프로세서 장치가 정해준 임계 값과의 비교를 통하여 각각의 상태로 천이하는 과정을 보여 준다. 여기서, rst 는 리셋 신호, clk 는 클럭 신호, ack 는 프로세서 장치에 처리기의 수행 종결을 알리는 신호, op1 은 명령 신호, c\_state 는 현재 상태 천이를 나타내는 신호, 그리고, n\_state 는 다음 상태를 나타낸다.

SIMD 형태의 병렬 처리 과정을 살펴보면 time = 1460000 ~ 14650000 일 때 잘 나타나 있다. 전체 처리

기의 *c\_state* 가 '04' 상태, 즉, *cmp* 상태인 것은 처리기가 동일 명령어, 다른 데이터 처리를 수행하는 SIMD 처리 과정 중 동일 상태로 동작하는 처리기의 상태를 나타내고 있다.

Semi-MIMD 상태 처리 과정은 *time* = 1480000 ~ 1485000 에 나타나 있다. 전체 처리기의 상태가 PE1 은 '28'인 상태, PE2, PE3, PE4 는 '27'인 상태로 각각 다른 상태 천이 과정을 보여주고 있다. 따라서, 각 처리기가 동일 시간 축 상에서 다른 상태 과정을 수행할 수 있음을 나타내고 있다.

처리기의 상태가 각각 다른 상태 과정을 수행할 수 있다면 프로세서 장치와 처리기의 명령 전달과 수행 종결 신호의 조정을 통해서 각 처리기에 다른 명령어, 다른 데이터 처리를 수행하는 MIMD 형태의 병렬 처리 과정을 수행할 수 있다. 프로세서 장치와 처리기 사이의 *ack* 신호를 이용하여 처리기는 SIMD, MIMD 명령을 구분하지 않고 수행하며, 프로세서 장치가 각 명령 프리미티브에 따른 처리기의 수행 과정을 조정하여 MIMD 형태의 병렬 처리 과정을 수행할 수 있다. 따라서, 프로세서 장치의 지능성을 이용하여 병렬 처리기를 SIMD, Semi-MIMD, MIMD 형태로 수행시킬 수 있으며, 병렬 처리기 응용 범위의 확대를 가져올 수 있다.

또한, 직렬로 수행한 Matrix 연산 수행 시간과 병렬화 한 후 병렬 처리기에서 수행한 수행 시간을 비교해 보면 다음과 같다.

$$Tsc = ((T_{sma} + T_{add}) \times 16 + T_{cmp}) \times 4,$$

$$Tpc = (T_{pma} + T_{add}) \times 16 + T_{cmp}.$$

여기서 *T<sub>sma</sub>* 는 일반 메모리 접근 시간, *T<sub>add</sub>* 는 덧셈기 처리 시간, *T<sub>cmp</sub>* 는 비교기 처리 시간, *T<sub>pma</sub>* 는 다중접근 기억장치 접근 시간을 나타내면 개별 소요 시간은 *T<sub>sma</sub>* = 776ns, *T<sub>pma</sub>* = 1661 ns, *T<sub>add</sub>* = 100ns, 그리고 *T<sub>cmp</sub>* = 60ns 이다. 이러한 모의실험 결과, 4 개의 처리기를 갖는 병렬 처리기에서 영상에 대한 Matrix 연산을 수행한 결과, 직렬 수행보다 병렬 수행이 대략 2 배의 속도 향상이 있음을 알 수 있다.

## 5. 결론

응용 측면에서 병렬 처리 방법을 SIMD 구조와 Semi-MIMD 구조를 적용할 수 있도록 하여 병렬 처리 프로그램 작성의 용이성과 적용 대상 범위를 증대시켜 사용자로 하여금 병렬 처리 알고리즘을 제안한 병렬 처리기를 이용하여 구현 시에 편의성을 제고하였다.

성능 개선 측면에서 영상 데이터를 처리하는 과정에서 많이 적용되는 Matrix 연산을 적용 예로 하여 일반 적인 직렬 처리 계산 과정과 제안한 병렬 처리기 계산 과정을 비교한 결과, 계산 결과가 일치함과 2 배의 성능 개선 효과를 얻을 수 있었다. 2 배의 성능 개선 효과는 병렬 처리기의 처리기가 4 개인 경우이므로 처리기의 개수가 증가함에 따라 그 성능 개선 폭은

더욱 증대될 것이다.

## 참고문헌

- [1] Sethuraman Panchathan, "Architecture Approaches for Multimedia Processing," ACPC'99, LNCS 1557, pp. 196-210, Feb. 1999
- [2] Edwige Pissaloux, "On Parallel Reconfigurable Architectures for Image Processing," ACPC'99, LNCS 1557, pp. 211 - 225, Feb. 1999
- [3] J. W. Park, "An Efficient Memory System for Image Processing," IEEE Trans. Computers, Vol.C-35, No.7, pp.669-674, Jul. 1986.
- [4] J.W.Park and D.T.Harper III " An Efficient memory system for the SIMD construction of a Gaussian Pyramid", IEEE Transactions on Parallel and Distributed Systems, Vol. 7, No. 8, pp. 855-860, Aug., 1996
- [5] K. A. Moon, H. Lee, H. J. Yoon and J. W. Park, " A parallel processing system for a high-speed printed document recognition," MVA'96 IAPR Workshop on Machine Vision Applications, pp.518-521, Nov. 1996
- [6] 문경애, 김의정, 이형, 박종원, "다중접근 기억장치를 이용한 고속 인쇄체 문서인식," 1997년도 제 10 회 신호처리합동학술대회 논문집 제 10 권 1 호, pp.327 ~ 330, 1997, 9.
- [7] 윤희준, 이형, 한기선, 박종원, "문화재 검색을 위한 병렬처리기 구조," 한국멀티미디어학회 논문지 제 1 권 2 호, 154 ~ 161, 1998, 12