

YBa₂Cu₃O_{7-δ}/SrTiO₃/YBa₂Cu₃O_{7-δ} multilayer structures for ground planes for ramp-edge junction devices

C. H. Kim*, Y. H. Kim, K. R. Jung, T. S. Hahn, J. H. Park, S. S. Choi
Korea Institute of Science and Technology, Seoul, Korea

Abstract

For a ground plane in high-temperature superconducting ramp-edge junction devices, YBa₂Cu₃O_{7-δ}/SrTiO₃/YBa₂Cu₃O_{7-δ} multilayer structures were fabricated using pulsed laser deposition and ECR ion milling. Various process parameters were adjusted to enhance the device characteristics. By etching the STO layer to form a tapered edge of about 15° and in-situ RF plasma treatment of bottom YBCO surface prior to deposition of top YBCO, the top-to-bottom YBCO showed T_c of 75~80 K and I_c of about 40 mA through holes. It was found that the deposition of bottom YBCO at a reduced laser repetition rate of 1 Hz increased the T_c of top YBCO to 79.9 K. The resistivity of STO layer was about 10⁶ Ωcm at 60 K, which ensures good electrical isolation between successive YBCO layers.

I. 서론

고온초전도 디지털 소자는 매우 빠른 속도와 적은 동작전력으로 인해 최근 활발히 연구되고 있다 [1]. 이러한 소자를 제작하기 위해서는 임계 값의 조절이 용이한 Josephson junction이 제작되어야 하고, 쉽게 냉각할 수 있는 60~70 K의 온도에서 동작시킬 수 있어야 한다. 한편, 고속의 동작특성을 확보하기 위해서는 회로의 inductance를 줄이는 것이 매우 중요한데, 이를 위해서는 초전도 접지면 (ground plane)이 필요하다. 초전도 접지면이 포함된 junction 소자의 제작은 접지면이 하부에 위치하는 경우 [2], [3]와 상부 [4]에 위치하는 경우의 두 가지 형태가 연구되고 있다. 이러한 접지면을 포함하는 소자는 다층박막의 구조를 가지므로, 제작공정이 복잡하고 변수가 많아 좋은 특성을 가지는 소자를 재현성있게 제작하기가 매우 어렵다. 따라서 다층박막 소자를 제작하기 위한 많은 실험이 행해지고 있는데, 본 연구에서는 고온초전도 ramp-edge junction 소자 제작을 위한 접지면 소자의

제작기술을 확립하고자 하였다. 제작된 소자는 YBa₂Cu₃O_x/SrTiO₃/YBa₂Cu₃O_x의 3층 박막구조로서 하부 YBCO 층이 접지면의 역할을 제대로 할 수 있도록 제작공정을 확립하는데 초점을 두고 실험하였다.

II. 소자 제작

다층박막 소자를 위해서는 각각의 층이 우수한 결정성과 평탄한 표면을 가지면서 서로 다른 층 간에 잘 정의된 방향관계가 성립해야 한다. 또한 제작공정 중에 한 층을 식각한 후에 다음 층을 증착하므로, 주어진 기판 내에서 각 층은 균일한 두께분포를 가져야 한다. YBCO와 STO 박막의 증착조건은 각각 독립적으로 확립하였다. YBCO에서는 박막의 표면 및 초전도 특성에, STO에서는 표면형상에 초점을 두었고, 두 박막 모두 두께 균일성이 보장되는 증착조건을 찾으려 하였다. 접지면 소자 제작을 위한 YBCO와 STO 박막의 증착조건을 표

I에 나타내었다.

표 I. YBCO 와 STO 박막의 증착조건.

	YBCO	STO
레이저 에너지밀도	1.8 J/cm ²	2.2 J/cm ²
기판온도	740 °C	700 °C 이상
산소압력	400 mTorr	100 mTorr
타겟-기판 거리	5 cm	6 cm

이와 같은 조건으로 YBCO/STO/YBCO 3층 박막을 증착하여 XRD로 분석한 결과, epitaxial한 성장을 하였음을 확인하였다 (그림 1).





그림 1. YBCO/STO/YBCO 3 층 박막의 XRD 패턴.


증착된 박막은 PR (photoresist) 마스크를 이용하여 photolithography로 패턴한 후, ECR Ar-ion milling으로 식각하였다. 식각된 시편은 적절한 PR 제거 공정을 거친 뒤 RIE system을 사용한 O₂ plasma ashing으로 표면에 남아 있는 PR 잔류물을 제거한 후에 다음 층을 증착하였다. 이와 같은 공정으로 상부 YBCO의 식각까지 끝난 후에는 Au 전극을 열증발법으로 증착하고, 450 °C, flowing O₂ 분위기에서 24시간 열처리하였다.

본 연구에서 제작한 접지면 소자는 상·하부 YBCO가 연결되는 부분 (hole)과 STO로 인해 절연되는 부분 (crossover)으로 이루어져 각 부분의 특성을 조사하도록 하였다. 그림 2에 실제 제작된 소자의 hole과 crossover 부분의 현

미경 사진을 나타내었다. hole과 crossover는 한



(a)



(b)

그림 2. 제작된 접지면 소자의 광학현미경 사진; (a) hole, (b) crossover.

소자 내에서 2×2 μm²로부터 20×20 μm²까지 각각 6가지 크기로 제작되어, 크기에 따른 균일성을 파악할 수 있도록 하였다. 제작된 소자는 각 층에 대해 R-T, I-V 곡선을 측정하여 전기적 특성을 조사하였고, SEM으로 표면 및 단면을 관찰하였다.


III. 결과 및 고찰

3.1. Hole의 특성


hole을 통해 상·하부 YBCO가 전기적으로 연결되고 하부 YBCO가 접지면으로 동작하기 위해서는 hole의 edge가 작은 경사각을 가져야 하고, 상·하부 YBCO간의 계면이 깨끗해야 한다.

보통 hole edge의 경사각이 45° 이상이면 그 위에 증착되는 YBCO 층에 입계가 형성될 수 있는데 [1], 이 입계는 접지면 위에 제작되는 junction 소자의 junction 특성에 방해가 될 수 있다. 따라서 hole의 edge가 작은 경사각을 갖도록 식각해야 하는데, 이를 위해서는 PR 마스

크 edge 를 reflowing 을 통해 변형시키고, 시편에 ion beam 을 비스듬히 입사시켜 식각해야 한다. PR 의 reflowing 은 온도가 높을수록, 또 시간이 길수록 edge 의 경사각이 완만해진다. 그러나, reflowing 정도가 커질수록 PR 성분이 변화하여 나중에 제거하기 어려워지기 때문에, 140 °C 에서 10 분 동안 reflowing 하였다 (그림 3(a)). PR 을 reflowing 한 후 ion beam 을 시편의 수직방향에 대해 60°로 입사시켜 식각한 결과, 식각된 STO 의 edge 는 약 15°의 경사각을 가져 hole 제작에 적합한 공정임을 확인하였다 (그림 3(b)). 이상의 공정으로 제작한 접지면 소자



(a)



(b)

그림 3. (a) 140 °C/10 분 동안 reflowing 시킨 PR edge, (b) 60°로 입사시킨 Ar ion beam 으로 식각한 STO edge 의 단면 SEM 사진.

에서 hole 의 크기에 따른 상·하부 YBCO 간의 R-T 특성을 측정한 결과를 그림 4 에 나타내었다. 4×4~20×20 μm²의 hole 에서는 75~80 K 의 T_c 를 나타내었고, 2×2 μm²의 hole 에서만 T_c 가 65.7 K 로 감소하였는데, 이에 따라 ramp-edge junction 소자를 위해 비교적 균일한 특성을 갖는 접지면을 제작할 수 있음을 알 수 있었다.

소자 제작시 시편은 여러 번 증착과 식각과

정을 거치고, 각 공정 사이에 대기 중에 노출




그림 4. 접지면 소자의 상·하부 YBCO 간 hole 의 R-T 특성.

된다. 이때 박막의 표면이 오염될 수 있는데, 특히 hole 영역 내의 하부 YBCO 의 표면이 오염되거나 불순물이 있는 경우 상·하부 YBCO 간의 전기적 연결을 저하시킨다. 따라서 hole 식각 후 상부 YBCO 의 증착 직전에 in-situ 로 박막 표면을 cleaning 함으로써 상·하부 YBCO 간의 접촉을 향상시킬 수 있다. 이를 위해 기관 히터를 개선하여 증착 전에 시편을 RF 플라즈마 처리하였는데, 하부 YBCO 표면에 손상을 주지 않는 범위인 RF 140 W/Ar 100 mTorr 의 플라즈마로 10 분간 처리하였다. 그 결과, hole 을 통한 T_c 에는 별 차이가 없었지만, I_c 값이 3~5 배 증가함을 확인하였고 (표 II), 상부 YBCO 증착 전 하부 YBCO 표면의 플라즈마 처리가 접지면의 특성을 향상시킬 수 있음을 알 수 있었다.


표 II. RF 플라즈마 처리에 따른 hole 의 전기적 특성 변화.

	20×20 μm ² hole		15×15 μm ² hole	
	plasma 처리 전	plasma 처리 후	plasma 처리 전	plasma 처리 후
T _c	78.6 K	77.2 K	80 K	76.5 K
I _c (60 K)	9.9 mA	44.7 mA	8.4 mA	27 mA


3.2. Crossover의 특성

YBCO/STO/YBCO 접지면 소자가 제대로 동작하기 위해서는 상·하부 YBCO가 STO 층의 hole을 통해서만 전기적으로 연결되고, 그 외의 영역에서는 절연되어 있어야 한다. 그리고, 상부 YBCO는 이후 제작될 junction 소자의 base electrode의 역할을 해야 하므로 좋은 초전도 특성을 유지해야 한다. 일반적으로 다층박막 소자를 제작할 때 단결정 기판 위에 증착되는 하부 층은 결정성이 우수하지만, 이후 식각된 하부 층 위에 증착되는 상부 층은 결정성이나 표면평활도 등이 떨어지고 특성이 저하된다. 고온초전도 다층박막 소자에서 YBCO 층간의 절연성이 좋기 위해서는 무엇보다 평탄하고 outgrowth가 없는 박막을 성장시켜야 한다 [2]. 한편, 소자 제작공정 중 식각 과정에서는 정확한 박막의 식각률 조절이 어렵고 박막의 부분적인 두께 불균일로 인해 어느 정도는 기판이 식각된다. 이 경우 박막의 표면형상이 식각되는 기판 표면에 반영되어 표면거칠기를 증가시킨다. 따라서 평탄한 표면을 갖는 박막일수록 식각 후 기판 표면의 손상이 적고, 이는 이후 증착되는 박막의 보다 안정한 성장을 일으킬 수 있다.

이와 같은 이유로 인해 접지면 소자에서 하부 YBCO의 표면은 전체 소자의 특성에 가장 기본적인 영향을 미치게 된다. 박막 증착시 레이저 펄스의 반복률이 적을수록 박막의 증착속도는 감소하여 더 크고 균일한 입자가 형성될 수 있다. YBCO 증착시 펄스 반복률을 5 Hz에서 1 Hz로 낮춘 결과, 성장된 박막의 표면이 좀더 평탄하고 큰 입자로 이루어졌다 (그림 5).



(a)



(b)

그림 5. (a) 5 Hz, (b) 1 Hz로 증착한 YBCO 박막의 표면 SEM 사진.

따라서 1 Hz로 하부 YBCO를 증착한 뒤 제작한 소자의 경우 5 Hz로 하부 YBCO를 증착한 소자에 비해 상부 YBCO의 초전도 특성이 향상될 것으로 기대되는데, 실제로 상부 YBCO의 T_c 가 약 30 K에서 79.9 K로 증가함을 확인하였다 (그림 6).




그림 6. 레이저 펄스의 반복률을 달리하여 증착한 하부 YBCO를 이용하여 제작된 접지면 소자의 상부 YBCO의 R-T 특성.

접지면 소자의 crossover 영역에서 측정된 STO 박막의 비저항-온도 특성을 그림 7에 나타내었다. 700, 740, 800 °C에서 증착시킨 STO 모두 반도체의 저항 특성을 나타내었고 기판온도가 높아짐에 따라 박막의 비저항 값이 증가하였는데, 기판온도의 증가에 따라 박막의 결

정성이 향상되고 결함이 감소하기 때문인 것으




그림 7. 접지면 소자의 STO 층의 기판온도에 따른 R-T 특성.

로 생각된다. 한편, 측정된 STO 박막의 비저항 값은 소자의 동작온도인 60 K 부근에서 10⁶ Ωcm로서 상·하부 YBCO를 충분히 절연시킬 수 있는 값이지만, 상온에서는 보고되어 있는 값에 비해 몇 order 작은 값을 나타내었다. 이는 하부 YBCO 표면의 boulder나 STO 박막 내의 pinhole 등에 의한 부분적인 short 때문으로, 하부 YBCO와 STO의 표면평활도의 개선을 통해 절연특성을 향상시킬 수 있을 것으로 생각된다.

IV. 결론

고온초전도 ramp-edge junction 소자를 위한

YBCO/STO/YBCO 3층 박막 구조의 접지면 소자를 제작하였다. 이때 접지면 소자 내의 hole과 crossover 부분의 특성에 초점을 맞추어 제작공정을 확립하고자 하였다. STO의 edge가 약 15°의 경사각을 갖도록 식각하고 상부 YBCO의 증착 전에 in-situ로 RF 플라즈마 처리한 결과, hole을 통한 상·하부 YBCO의 T_c는 75~80 K였고 I_c는 약 40 mA였다. 또한 레이저 펄스의 반복률을 1 Hz로 낮추어 하부 YBCO를 증착시켜 소자를 제작한 결과, 상부 YBCO는 79.9 K의 T_c를 나타내었다. 한편, STO 층은 소자의 동작온도인 60 K 부근에서는 10⁶ Ωcm의 비저항 값을 가졌지만 상온 비저항은 보고되어 있는 값에 비해 작았는데, 하부 YBCO와 STO의 표면평활도의 개선을 통해 절연특성을 향상시킬 수 있을 것으로 생각된다.

참고문헌

- [1] B. D. Hunt, M. G. Forrester, J. Talvacchio, R. M. Young, and J. D. McCambridge, *IEEE Trans. Appl. Supercond.*, 7, 2936 (1997).
- [2] B. D. Hunt, M. G. Forrester, J. Talvacchio, J. D. McCambridge, and R. M. Young, *Appl. Phys. Lett.*, 68, 3805 (1996).
- [3] W. H. Mallison, S. J. Berkowitz, A. S. Hirahara, M. J. Neal, and K. Char, *Appl. Phys. Lett.*, 68, 3808 (1996).
- [4] H. Terai, M. Hidaka, T. Satoh, and S. Tahara, *Appl. Phys. Lett.*, 70, 2690 (1997).