Fabrication and Operating of 155.52 Mbps CMOS Receiver for Fiber Optic Modules

광통신 모듈용 155.52 Mbps CMOS 리시버제작 및 구현

STM-1 체계의 광통신 수신부 광모듈에 내장하기 위한 155.52 Mbps 리시버 ASIC을 0.65 ㎛ 실리콘 CMOS 기술을 이용하여 설계 제작하였다. 재작된 ASIC은 155.52 Mbps 데이터신호 재정형을 위한 제한 증폭기와 155.52 MHz 클럭을 추출하기 위한 클럭 추출 회로를 주축으로 구성되어 있다. 또한 이 리시버는 전원이 켜지는 초기 동사 상태에서나 동작 도중 데이터신호가 입력되지 않더라도 155.52 MHz 부근의 클럭주파수를 유지하여 항상 안정된 동작을 할 수 있게 하기 위한 수렴 보조 회로 및 LOS 감지 회로도 내장하고 있다. 측정 결과 설계된 리시버는 1 mV- 1 V의 넓은 입력 전압에 걸쳐 데이터 재정형이 이루어지며, 155.52 MHz의 안정된 클럭을 추출하고 있음을 알 수 있었다.