

CMOS를 이용한 Bluetooth용 이미지 제거 하향 주파수 변환기 설계

김 대연, 이진택, 오승민, 이상국

한국정보통신대학원대학교

전화 : (042) 866-6203 / 팩스 : (042) 866-6227

Image-rejection down-conversion mixer for bluetooth application using CMOS

Dae-Yeon Kim, Jin-Taek Lee, Seung-Min Oh, Sang-Gug Lee

Information and Communications University(ICU)

E-mail : dykim@icu.ac.kr, sglee@icu.ac.kr

Abstract

This paper describes image-rejection down conversion mixer for bluetooth application using 0.35μ CMOS process. the proposed architecture is composed of LO phase shifter, mixer core, IF buffer, and IF phase shifter. IF phase shifter is designed using polyphase filter. Simulation results show conversion gain = 10dB, input 1dB compression point = -15.7dBm, input third-order intercept point(IIP3) = -4.4dBm, and image-rejection ratio = 37.8dB, respectively, at 3V supply voltage, and 15.7mA current.


I. 서 론

Bluetooth는 2.4GHz대역의 ISM 밴드에서의 근거리 무선통신을 말한다. 지금까지 무선 통신용 RFIC들은 화합물 소자들과 Si BJT가 많이 이용되어 왔으나 최근 들어 CMOS 공정의 급속한 발전으로 CMOS 소자의 채널길이가 짧아짐에 따라 고주파 특성이 급격하게 발전하였다. 이런 특성을 이용하여 RF transceiver를 CMOS 공정을 이용하여 단일 칩으로 구현함으로 가격을 낮추려는 시도를 많이 하고 있다.


일반적인 헤테로다인 구조에서는 이미지 제거 필터가 들어간다. 이미지 제거 주파수 변환기를 사용하게

되면 추가의 이미지 제거 필터가 필요 없으므로 가격을 낮출 수 있고 원하지 않는 이미지 신호를 제거함으로써 시스템 전체의 잡음지수를 낮출 수 있을 것으로 기대된다. 이미지 제거 주파수 변환기를 설계함에 있어서 위상 변위기를 어떻게 설계하는가가 매우 중요한데 본 설계에서는 poly phase filter를 이용하여 국부발진 주파수와 중간 주파수의 위상 변위를 이루었다.

이미지 제거 주파수 변환기의 구조로는 여러 가지가 있는데, 잘 알려진 구조로는 Hartley구조와 Weaver구조가 있다.



[그림 1]은 Hartley구조인데, 이것은 미스매치에 민감하다. 만약에 LO가 정확한 I,Q신호가 아니거나, 두 신호 경로에서 이득과 위상변위가 똑같지 않다면 이미지 상쇄가 완전하게 일어나지 않으며 IF신호는 오염된다[1][2].




[그림 2]는 Weaver 구조로서 이것은 90° 위상 변위 기의 미스매치 의존성을 제거하는 대신에 두개의 LO 신호를 필요로 하고 여기서 미스매치가 생길 가능성이 있다. 또한 2차 이미지 문제가 발생되고 2차 주파수 변환에서 발생하는 방해신호는 제거되지 않는다. 이런 이유로 2차 이미지를 억압하기 위해서는 저역 통과 필터를 대역 통과 필터로 대체되어야 한다[1].

본 논문에서는 2.4GHz대역의 bluetooth용 단일 transceiver에 들어가는 RF front end의 이미지제거 하향 주파수 변환기의 새로운 구조를 소개하고 이를 0.35um CMOS공정을 이용하여 설계하였다. 본 설계의 특징은 LO와 IF의 위상 변위를 RC polyphase 필터를 이용하여 구현하였다는 것이다. poly-to-poly 커패시터는 기판과의 기생성분이 큰데, 이 성분을 고려하기 위해 등가 모델을 이용하였고 저항은 이상적인 모델을 이용하였다.

II. 본 론

1. 제안하는 이미지 제거 하향 주파수 변환기의 구조



[그림 3]은 이미지 제거 하향주파수 변환기의 전체 블록을 나타낸다. RF 전체 블록을 차동으로 설계하여 기판잡음과 방해신호 등 원하지 않는 동상모드 신호에 대한 면역성을 높이려 하였기 때문에 본 설계는 차동 모드로 설계되었다. LO와 IF 위상변위기는 2단의 RC polyphase 필터를 이용하여 설계하였다. 주파수 변환기

핵심은 이미 잘 알려진 Gilbert Cell형태의 더블 벨런스 드 주파수 변환기로 구성하였고 주파수 변환기 후단의 IF 버퍼는 전체의 변환율을 높이고 동상 모드 신호를 억압하기 위해서 추가하였다.

제안하는 구조를 분석해 보면 RF 입력으로는 원하는 신호와 원하지 않는 이미지 신호가 동시에 들어온다. 이 신호들에 대해서 블록별 각 노드에서 신호를 살펴보면 다음과 같이 표현할 수 있다.

$$RF(t) = A_{RF} \cos w_{RF}t + A_{IM} \cos w_{IM}t$$

$$LOI(t) = \sin w_{LO}t$$

$$LOQ(t) = \cos w_{LO}t$$

$$A(t) = \frac{A_{RF}}{2} \{ \sin(w_{RF} + w_{LO})t - \sin(w_{RF} - w_{LO})t \} \\ + \frac{A_{IM}}{2} \{ \sin(w_{IM} + w_{LO})t + \sin(w_{LO} - w_{IM})t \}$$

$$B(t) = \frac{A_{RF}}{2} \{ \cos(w_{RF} + w_{LO})t + \cos(w_{RF} - w_{LO})t \} \\ + \frac{A_{IM}}{2} \{ \cos(w_{IM} + w_{LO})t + \cos(w_{LO} - w_{IM})t \}$$


$$C(t) = -\frac{A_{RF}}{2} \{ \cos(w_{RF} + w_{LO})t - \cos(w_{RF} - w_{LO})t \} \\ - \frac{A_{IM}}{2} \{ \cos(w_{IM} + w_{LO})t + \cos(w_{LO} - w_{IM})t \}$$

$$D(t) = \frac{A_{RF}}{2} \{ \cos(w_{RF} + w_{LO})t + \cos(w_{RF} - w_{LO})t \} \\ + \frac{A_{IM}}{2} \{ \cos(w_{IM} + w_{LO})t + \cos(w_{LO} - w_{IM})t \}$$

$$IF(t) = A_{RF} \cos(w_{RF} - w_{LO})t$$

결과식에서 보듯이 이미지는 제거되고 IF신호만 출력으로 나오게 된다. 다음은 각각의 블록별 설계를 소개하였다.

2. LO 위상 변위기 설계




[그림 4] Polyphase 필터

[그림 4]는 [그림 3]에서 LO와 IF 위상변위기에 사용된 polyphase 필터로서 quadrature 발생기이다[3]. LO

위상 변위기는 국부 발진기에서 나오는 신호를 90° 위상 변위를 시켜서 quadrature LO 신호를 만드는 것이 목적이다. LO sweep 범위에서 I, Q신호를 얻기 위해 polyphase 필터를 2단으로 구성 하였는데 여러 단으로 구성을 하면 광대역에서 I, Q 신호를 얻을 수 있으나 각 단마다 3dB의 신호 손실을 감수해야한다. Bluetooth는 LO sweep 범위가 넓지 않으므로 LO 중심 주파수를 중심으로 한 단은 LO보다 큰 주파수에 맞추고, 한 단은 LO보다 낮은 주파수에 맞춤으로써 LO sweep 범위에서는 I, Q 신호가 만들어지도록 하였다. 만일 quadrature LO가 있으면 [그림 3]에서 LO 위상 변위기 없이 LO I, Q신호를 직접 주파수 변환기의 입력으로 가하면 된다. CMOS 공정에서 저항은 변화가 크므로 polyphase 필터를 래아웃 할 때 공정 변화를 생각해서 대칭적으로 하는 것이 중요하다. 공정 변화에 의해서 저항과 커패시터가 변한다면 결국에는 이미지 제거가 제대로 이루어지지 않게 된다.


3. 주파수 변환기 핵심 부분 설계



[그림 6] 주파수 변환기의 핵심 부분

[그림 6]은 [그림 3]에 나타낸 전체 블록 그림 중 주파수 변환기의 핵심 부분이다. 그림에서 보듯이 Gilbert Cell 더블 벨런스더 주파수 변환기이다. Gilbert Cell 드레인 부분에서 IF는 이상 모드로 나타나고 LO의 하모닉 성분들은 동상 모드로 나타나게 된다. LO의 하모닉 성분들은 원하지 않는 신호들이고 이 신호가 크게되면 전체의 선형성을 떨어뜨리게 된다. 따라서 LO의 하모닉 성분들을 줄이기 위해 동상 모드에 대해서는 낮은 임피던스를, 이상 모드에 대해서는 높은 임피던스를 갖는 IF 부하로 설계하였다.

4. IF 버퍼 설계



[그림 7] IF 버퍼

[그림 7]은 [그림 3]에 나타낸 전체 블록 그림 중 IF 버퍼이다. IF 버퍼를 넣은 이유와 그 기능을 여러 가지 측면에서 살펴보기로 하겠다.

변환기의 측면에서 살펴보면 변환된 IF 신호는 CMOS가 gm 이 낮아서 IF 부하를 키워줘도 높은 변환 이득을 얻기가 어려울 것으로 생각된다. 그리고 주파수 변환기 핵심부분 다음 단에 2단의 polyphase 필터가 오기 때문에 6dB 정도의 손실이 있으므로 이미지 제거 주파수 변환기 전체로 볼 때 IF polyphase 필터 전단에서 충분한 변환이득을 얻어야 변환기의 요구 사양을 만족시킬 수 있다. 그러므로 주파수 변환기의 핵심 부분에서 충분한 이득을 얻지 못하므로 차동 증폭기 형태의 IF 버퍼가 필요하다.

동상 모드 신호 억압 기능 측면에 살펴보면 주파수 변환기 출력 부하에서 1차로 동상모드 신호를 억압시키나 이것으로는 충분하지가 못하므로 차동 증폭기 형태의 버퍼를 사용함으로 동상 모드 신호를 억압시킬 수 있다. 일반적인 Hartley 구조에서 주파수 변환기 핵심 부분의 다음 단에 저역통과필터(LPF)가 오게 되어 있으나, 본 논문에서 제안하는 구조에서는 바로 위상 변위기로서 polyphase 필터가 오므로 주파수 변환에서 발생하는 동상 모드 성분들을 충분히 억압시킬 필요가 있다. 제안하는 구조에서는 접점화를 위해 LPF를 사용하지 않는다, polyphase 필터의 주파수에 따른 응답을 살펴보면 BPF(band pass filter)로서 고주파 성분 제거 기능을 한다. 따라서 차동 LO 입력을 가할 때 때 가장 크게 나오는 2LO성분과 그 하모닉 성분들을 IF buffer에서 충분히 줄여 준다면 추가의 LPF가 없어도 좋은 성능을 얻을 수 있을 것으로 기대된다.

잡음 지수 측면에서 살펴보면, [그림 3]의 전체 블록이 주파수 변환기의 핵심 부분, IF 버퍼, polyphase 필터가 cascade 형태로 연결되어 있는 구조이다. 따라서 cascade 형태로 연결된 시스템에서의 잡음지수는 첫째 단의 잡음지수가 낮고 높은 이득을 얻어야 다음 단에서 발생하는 잡음을 억압할 수 있다[1]. 그러므로 주파수 변환기의 핵심 부분에서 얻지 못한 이득을 IF 버

파에서 충분히 얻어야 다음 단의 polyphase 필터의 잡음을 억압할 수 있다.

마지막으로 선형성 측면에서 살펴보면 polyphase 필터는 수동 소자이므로 선형적이다. 따라서 주파수 변환기 전체의 선형성은 Gilbert cell과 IF 버퍼에 의해서 결정되는데, IF 버퍼가 전체 선형성에 더 많은 영향을 준다. 선형성은 전류와 변환비에 의해서 많은 차이를 보이는데 높은 선형성을 얻기 위해서는 충분한 전류가 흘러야 한다. 전체 전력소모를 고려해서 주파수 변환기의 핵심 부분과 IF 버퍼에 최적의 분배를 하는 것이 중요하다.

5. IF 위상 변위기 설계

IF 위상 변위기도 polyphase 필터를 이용하여 설계하였다. IF는 고정된 값을 가지므로 공정 변화만 없다면 1단으로만 설계를 해도 90° 위상 변위를 시키는데는 문제가 없을 것으로 생각된다. 그러나 공정 변화는 항상 있으므로 이것을 미리 보완해 주기 위해 IF를 중심으로 해서 아래위로 2단으로 설계함으로써 전체 저항 값이 약간 변해도 이를 보완해 주는 역할을 하게 된다.

III. 결 론

본 논문에서는 0.35um CMOS 공정을 이용하여 bluetooth용 2.4GHz 대역의 이미지 제거 주파수 변환기의 단일 칩 구조를 제안하고 설계하였다. 전체의 특성을 좋게 하기 위해서는 각각의 블록별 설계가 중요 한데 LO와 IF 위상 변위는 polyphase 필터를 이용하여 이루었다. 제안하는 구조는 IF 위상 변위를 대역 통과 필터 특성을 갖는 polyphase 필터를 이용하여 추가의 저역 통과 필터 없이 구현하였다. 주파수 변환기의 핵심 부분은 동상모드에 대해서는 낮은 임피던스를, 이상 모드에 대해서는 높은 임피던스를 갖는 구조로 설계하였다. IF 버퍼를 추가함으로써 변환비, 동상 모드 억압, 잡음 지수, 선형성을 개선하는 방안에 대해서 논하였다.

모의 실험 결과, 변환 비율이 10dB, 입력 1dB 압축 점은 -15.7dBm , IIP₃는 -4.4dBm , 이미지 제거비는 37.8dB를 전원 전압 3V, 전체 전류 15.7mA에서 얻었다.

[그림 7] 래이아웃

참고문헌(또는 Reference)

- [1] Behzad Razavi, *RF Microelectronics* , Prentice Hall, 1988
- [2] Behzad Razavi, "Architectures and Circuits for RF CMOS Receivers," Proc. CICC, pp.393-400,1998
- [3] J. Crois and M. Steyaert, "A Fully integrated 900MHz CMOS double quadrature downconverter", IEEE, Int. Solid-State Circuits Conf. pp 136-137, 1995