

## 통신시스템에서의 이중화 저장장치의 구현

### Implementation of Dual Storage Device in Communication System

정재희\*, 심재구\*, 박병관\*\*, 함종식\*\*, 노승환\*

\*공주대학교 정보통신공학과, \*\*(주)유니크테크놀로지

전화 : (0416)852-5340 / 핸드폰 : (017)289-0033

J.H.Jeong, J.K.Shim, B.K.Park, J.S.Hahm, S.H.Ro

\*Dept. of Electric, Electronic and Communication Engineering, Kongju National University

\*\* Unique Technology Co.

E-mail : jeongjh@ice.kongju.ac.kr

#### Abstract

In this paper we develop a dual storage device to store a lot of data safely and reliably in communication system. The device consists of micro-controller, FPGA and hard disk. It provides many functions those are rebuilding, automatic remapping, host service and remote host service.

The developed device can be used instead of expensive storage device like flash memory in various communication systems.

#### I. 서론

일반적으로 통신시스템은 프로세서 보드, 입출력보드 및 데이터 저장용 보드 등 그 기능별로 다수의 보드(board)들로 구성되어 있으며, 신뢰성을 확보하기 위해 액티브(Active) 및 스탠바이(Standby)보드로 이중화되어 있다.

그러나 액티브보드의 장애로 인해 스탠바이보드로 절체가 이루어질 때 스탠바이보드는 현재 진행중인 작업을 계속 할 수 있어야 하며, 이를 위하여 진행중인 작업과 관련한 모든 데이터는 주 기억 장치에 저장되어야 하고, 그 외의 시스템 정보나 과금 정보등과 같은 작업 관련 데이터는 주로 비휘발성 저장장치에 존재해야 한다.

통신시스템에서 비휘발성 저장장치를 구현할 때에는 일반적으로 플래시메모리(Flash Memory), 배터리 백업 메모리(Battery Backup Memory)등을 사용한다.

그러나 플래시메모리는 적은 공간을 차지하며 속도

가 빠르다는 장점에 비해서 DRAM 보다 비싼 단가, 볼록을 지우기 위한 시간 동안의 서비스 중단, 그리고 쓰기 횟수의 제한 등의 단점을 가지고 있다.

그리고 배터리 백업을 가진 RAM, 예를 들어 SRAM에 배터리를 부착한 NVRAM과 같은 제품은 그 최대 용량이 수 MB에 그치기 때문에 극히 제한적인 용도에만 사용할 수 있으며, 수십~수백 MB에 이르는 용량의 메모리를 구현하려면 비용이 과다하게 소요되고 공간상으로 문제가 발생하여 현실적으로 사용가능성이 희박하다. 이러한 이유로 기존의 플래시메모리나 배터리 백업 메모리를 대체할 비휘발성 메모리로 하드디스크가 제기되었다.

본 연구에서는 마이크로컨트롤러(Micro-Controller)를 이용하여 대용량 저가격의 비휘발성 메모리의 요구와 이중화 기능을 동시에 만족시키는 On-board 형태의 디스크 모듈을 구현하고자 한다.

#### II. 이중화 저장장치의 기능

##### 2.1 기능에 대한 정의

통신시스템에서 하드디스크를 이용하여 이중화 저장장치를 구현하기 위해서는 그림 1에서 나타내는 것과 같이 다음과 같은 기능을 제공해야 한다.

###### (1) 액티브 호스트 액세스(Active Host Access)

액티브 보드에서 이중화 저장장치에 데이터를 Write 할 경우, 항상 같은 데이터를 유지하기 위해서 액티브 보드뿐만 아니라 스탠바이보드의 이중화 저장장치에도

같은 데이터를 Write 하여야 하며, Read시에는 단일보드와 같이 액티브보드의 이중화 저장장치에서만 데이터를 read 한다.




그림1. 이중화 저장장치의 기능

#### (2) 스텐바이 호스트 액세스(Remote Access)

스텐바이보드에서의 read인 경우에는 항상 같은 데이터를 가지고 있으므로 액티브보드의 이중화 저장장치에서 데이터를 read 한다.

#### (3) 데이터 리빌딩(Data Rebuilding)

액티브보드에 설치된 시스템에 이중화를 위한 스텐바이보드의 이중화저장장치가 추가로 설치되면, 이를 자동적으로 감지하여 액티브보드의 이중화 저장장치에 담겨있는 데이터를 액티브보드의 동작과는 무관하게 스텐바이보드의 이중화저장장치에 복사해서 두 개의 저장장치가 항상 동일한 데이터를 가지도록 한다. 이 때 소요되는 시간은 2GB기준으로 10분 이내로 하여 전송속도문제를 해결한다.

#### (4) 데이터 리맵핑(Data Remapping)

하드디스크의 하나의 섹터(Sector)에 결함(Defect)이 발생하여도 전체 디스크를 교체해야 한다면, 제품의 전체 수명이 상당히 짧아진다. 그래서 이를 해결하기 위하여 자동리맵핑 기능을 보유하고 있는 하드디스크를 선정하고, 이중화 저장장치에서 결함이 발생하면 이중화 되어있는 저장장치로부터 정상적인 데이터를 읽어 들여서 자동적으로 복구할 수 있도록 한다.

#### (5) 데이터 리빌딩 중 스텐바이보드에서 호스트 서비스 제공

데이터 리빌딩 시간이 약 10분정도 소요되는 동안, 스텐바이의 호스트에서 디스크 액세스를 하지 못하게 되면 부팅 시간이 그만큼 길어진다. 따라서 부팅 시간

을 줄이기 위해서 스텐바이보드의 이중화 저장장치에서 데이터 리빌딩 중에도 액티브보드의 저장장치에서 디스크를 읽어내어서 호스트의 동작을 지원하여야 한다.

### III. 이중화 저장장치의 설계 및 구현

#### 3.1 이중화 보드의 구성

그림 2에서와 같이 이중화 보드의 구성은 크게 프로세서, FPGA, 하드디스크로 나뉘며 하드디스크와의 인터페이스는 IDE방식으로 구성된다.




그림 2. 이중화 저장장치의 구성

첫 번째로 8bit 마이크로컨트롤러(Micro-Controller)는 내부메모리를 지원하며, ISP(In-System Programming)가 가능하여 이중화 저장장치의 소형화와 프로그램 업그레이드(Program Upgrade)를 용이하게 하였다. 또한 FPGA도 ISP가 가능하게 함으로써 하드웨어 업그레이드가 가능하도록 하였다.

두 번째로 IDE(Integrated Disk Electronics) 인터페이스는 하드디스크를 액세스하기 위하여 사용되는 인터페이스로서 데이터 전송은 512byte 단위로 전송하며 빠른 데이터 전송을 위해 Multiple DMA전송을 지원한다.

세 번째로 하드디스크(Hard Disk Drive)는 IDE 인터페이스 방식을 지원하며, 디스크에 데이터를 Write 시에 자동 리맵핑 기능을 가진다.

그 외 스텐바이 보드와 데이터를 주고받을 때 거리에 따른 IDE 컨트롤(control) 신호의 감쇠를 보상하기 위하여 양방향 버퍼(Bidirectional Buffer)를 사용하였으며, 프로세서와 FPGA의 ISP회로를 추가하였다.

### 3.2 각 블록의 설계 및 구현

그림 3 시스템 블록도는 마이크로컨트롤러와 FPGA를 이용하여 위의 기능들을 구현하기 위한 전체 블록도를 나타내며, 각 블록의 기능은 다음과 같다.




그림3. 이중화 보드의 전체 시스템 블록도

#### (1) 마이크로 컨트롤러

컨트롤러의 외부 인터럽트(external interrupt)신호를 이용하여 인터럽트 요청부에서 리빌딩 및 리맵핑신호를 받아서 인터럽트 서비스 루틴을 수행한다.

#### (2) 리빌딩, 리맵핑 버스 요구부

마이크로컨트롤러에서 버스요구가 들어오면 버스중재부(Arbitrer)에 버스를 요청하고 허가신호(bus grant)를 기다려 결과를 마이크로컨트롤러에 알려준다..

#### (3) 버스 중재부(Bus Arbiter)

리빌딩, 리맵핑, 호스트액세스, 스텐바이 호스트 액세스요청 신호가 들어오면 우선순위(리빌딩=리맵핑>호스트액세스> 리모트 액세스)에 맞게 동작모드를 결정하여 동작모드 생성부와 경로 설정부에 알려준다.

#### (4) 호스트 액세스 요구부(Host Access Requestor)

액티브 보드에서의 Read/Write신호를 받아 버스중재부에 서비스를 요청한다.

#### (5) 동작모드 생성부

버스중재부에서 동작모드를 입력받아 스텐바이 보드로 액티브 보드의 현재 진행상태를 알려준다.

#### (6) DMA 처리부(DMA Engine)

리빌딩, 리맵핑 과정을 수행시 빠른 데이터 전송을 위하여 Multiple DMA 방식으로 구현하였으며 리빌딩 수행시 호스트 서비스를 제공하기 위하여 전송할 섹터 수를 임의의 수로 나누어 이를 사용자가 조절할 수 있도록 하였다.

#### (7) 스텐바이 디스크 장탈착 검출부

액티브 보드가 단일 보드로 동작하다가 스텐바이 보드가 장착되는 시점부터 리빌딩이 진행되어야 하므로 스텐바이 보드의 이중화 저장장치가 연결되는 시점을 감지하여 인터럽트 요구부에 알려준다.

#### (8) 배드섹터 검출부(Bad Sector Detector)

배드섹터에 대하여 자동 리맵핑 기능을 제공하는 하드디스크 드라이브를 사용하게 되면, 쓰기 동작에 대해서는 에러가 발생하지 않으나, 읽기 동작에서는 에러가 발생할 수 있다. 여기서는 IDE인터페이스의 상태레지스터의 busy bit를 체크하여 에러를 감지한다.

#### (9) 인터럽트 요구부(Interrupt Requestor)

배드섹터 검출시, 스텐바이 디스크 장탈착 검출시, DMA 전송시 발생되는 인터럽트를 처리한다.

표1. 컨트롤러의 외부 인터럽트의 정의

외부 인터럽트	인터럽트 종류
EXT_INT0	Rebuilding Interrupt
EXT_INT1	DMA Interrupt
	Remapping Interrupt

#### (10) 경로설정부(Path Controll)

버스중재부에서 동작모드를 입력받아 각 기능에 맞게 IDE 인터페이스의 컨트롤신호나 데이터버스경로를 설정하여준다.

## IV. 구현 결과

### 4.1 데이터 전송 시간

#### (1) 리빌딩 전송(DMA) 시간의 정의

통신시스템의 데이터 저장용 보드의 비휘발성 메모리를 하드디스크로 교체 시 가장 문제시 되는 것은 전송속도 문제이다. 보통 2GB를 전송시 10분 이내로 전송하여야 하며, 리빌딩 도중 호스트 서비스를 위해 한번에 몇 개의 섹터씩 나누어 전송한다. 그림4는 리빌딩 타이밍도와 시간에 대한 정의를 그림4와 표2에서 설명하고 있다.




그림4. 리빌딩 타이밍도

표2. 리빌딩 타이밍 신호의 정의

Define	Parameter Description	Time
Trs	Request Setup Time	24ns
Tis	IDE Register Setup Time	850μs
Tdt	DMA Transfer(1 sector)	46.3μs
Tdd	DMARQ Delay Time	2.8μs
Tbr	Bus Release Time	5.75ms
Tnr	Next Request Time	5.9μs

위의 신호를 이용하여 전송되는 시간의 식을 구하면 아래와 같다.

$$\begin{aligned} \frac{TTS}{DS} - \left[ \frac{TTS}{DS} \right] \neq 0 \text{ 이면 } RN = \left[ \frac{TTS}{DS} + 1 \right] \\ \frac{TTS}{DS} - \left[ \frac{TTS}{DS} \right] = 0 \text{ 이면 } RN = \frac{TTS}{DS} \\ Ttr = RN \cdot Trs + Tis + DS \cdot Tdt + (DS-1) \cdot Tdd \\ \quad + Tbr + (RN-1) \cdot Tnr \\ = RN \{ (Trs + Tis + Tbr + Tnr) + DS(Tdt + Tdd) \} \\ \approx RN(6.6\text{ms} + DS \cdot 49.1\mu\text{s}) \quad (4.1) \end{aligned}$$

DS(Default Sector) : 한번에 전송할 섹터 수

TTS(Total Transfer Sector) : 전체 섹터 수

RN(Rebuilding Number) : 총 리빌딩 횟수

Ttr(Total Transfer Sector) : 총 전송 시간

#### (2) 하드디스크 용량에 따른 전송 시간

그림 5는 한번에 전송하는 섹터 수를 100으로 했을 때 하드디스크의 용량에 따라 소요되는 전송시간은 1GB시 3.8분, 2GB시 7.6분으로 10분이내의 전송이 가능함을 나타낸다.




그림 5. 용량증가에 따른 전송시간의 변화

#### (3) 한번에 전송할 섹터 수에 따른 전송시간

그림 6은 하드디스크의 용량을 2GB로 정의했을 때 Default Sector의 수에 따라 소요되는 전송시간은 50섹터, 100섹터, 200섹터에 따라 각각 12분, 7.6분, 5.4분으로 시간이 감소함을 나타낸다.




그림 6. 섹터의 증가에 따른 전송시간의 변화

## V. 결 론

본 연구에서는 교환기시스템에서 급증하고 있는 많은 정보들을 보다 안정적이고 신뢰성 있는 서비스를 위해 시스템의 동작 중에 디스크를 교체했을 때 기존의 데이터를 빠른 속도로 백업시켜주는 리빌딩 기능, 디스크에서 베드섹터가 발생하였을 때 자동적인 섹터 리맵핑기능, 리빌딩시 호스트 서비스 기능, 서비스의 우선 순위 지정 기능 등을 제공하는 이중화 저장장치를 개발하였다. 또한 하드디스크로 교체시 발생하는 속도문제는 2GB기준으로 100섹터씩 전송할 때 10분이내에 전송됨을 구현결과를 통해 확인하였다. 본 연구를 통해 얻게될 원 보드 타입의 소형 디스크 모듈 개발은 교환기 시스템의 여러 보드의 백업장치를 저 가격에 다양한 디스크 컨트롤 기능을 제공하여 시스템의 보다 효율적이고 안정적인 서비스를 제공하는데 기여 할 것으로 기대된다.

## 참고문헌(또는 Reference)

- [1] Friedhelm Schmidt " The SCSI Bus and IDE interface Protocols, applications and programming " Addison-Wesley 1998
- [2] Working Draft proposed american national standard "information technology-AT Attachment with Packet Interface Extension(AT/ATAPI-4) document" Revision17 1997
- [3] IBM official published specifications "Hard disk drive specifications Travelstar 4GN AT/IDE" Revision 1.1 1998
- [4] Intel, "Embedded Microcontrollers and Processors" Intel Corporation, 1995
- [5] I. Scott Mackenzie "The 8051 Microcontroller" prentice hall