

신호 전이 그 래프 를 이 으 하 비동기회로 의 상위수준 테스트 생 성

오은정*, 김수현*, 최용현**, 이동익*
*광주 과학기술원 정보통신공학과 병행시스템 연구실
**충북 대학교 전기전자공학부
전화: (062) 970-2267 / 팩스: (062) 970-2204

High-Level Test Generation for Asynchronous Circuits Using Signal Transition Graph

Eunjung Oh*, Soo-Hyun Kim*, Ho-Yong Choi**, and Dong-Ik Lee*,

*Concurrent System Research Lab. Dept. of Info. & Comm., K-JIST

E-mail: {eunjung, shkim, dilee}@csrl.kjist.ac.kr

**School of Electrical & Electronics Engineering, Chungbuk National University

E-mail: hychoi@cbucc.chungbuk.ac.kr

Abstract

In this paper, we have proposed an efficient test generation method for asynchronous circuits. The test generation is based on specification level, especially on Signal Transition Graph(STG)[1] which is a kind of specification method for asynchronous circuits. To conduct a high-level test generation, we have defined a high-level fault model, called single State Transition Fault(STF) model on STG and proposed a test generation algorithm for STF model. The effectiveness of the proposed fault model and its test generation algorithm is shown by experimental results on a set of benchmarks given in the form of STG. Experimental results show that the generated test for the proposed fault model achieves high fault coverage over single input stuck-at fault model with low cost. We have also proposed extended STF model with additional gate-level information to achieve higher fault coverage in cost of longer execution time.

I. 서론

최근 반도체 업계에서는 급속도로 증가하는 저전력과 고속성에 대한 요구를 수용하기 위한 설계방식으로써 전역클럭을 사용하지 않는 비동기식 설계방법에 대한 관심이 점차 고조되고 있다. 이러한 요구에 부합하여 비동기회로를 합성하기 위한 연구들이 활발하게 수행되고 있다[1,2,7,8]. 이러한 연구들을 바탕으로 한 설계기법들이 반도체 업체의 생산에 적용되고 그 제품들이 상품화되기 위해서는 제품의 신뢰도를 보장할 수 있는 테스트팅 과정을 거쳐야만 한다.

그러나 현재까지 비동기 회로의 테스트팅을 위한 테스트팅 방법은

맞 테스트 생성기술에 대한 연구는 미비한 실정이다. 그 주요한 원인으로 다음과 같은 사항들을 꼽을 수 있다.

- 전역클럭의 부재
- 노드암성 시에 의도적으로 삽입된 중복성
- 병행성으로 인한 큰 상태공간

위와 같은 문제를 인하여 등 기회로를 대상으로 연구된 테스트 생성기법을 비동기회로에 적용할 수 없다. 현재까지 진행되고 있는 비동기회로 테스트팅에 관한 연구는 크게 두 종류로 분류할 수 있다. 그 한 부류는 기존에 연구된 등 기회로 테스트팅 방법들을 비동기회로의 특성을 감안하여 적절하게 변형하여 적용하는 것이다[3-7]. 그 이외의 연구로는 비동기회로의 테스트 용이도(testability)를 이용한 테스트팅에 관한 연구를 들 수 있다[8].

본 논문에서는 위에 언급한 사항 중에서 상태공간에 대한 문제를 겪지 않는 테스트 생성을 제안한다. 테스트를 생성하기 위해서는 대상회로의 상태공간을 모두 표연해야 한다. 그러나 비동기회로는 그自身的 병행성 때문에 상태공간을 표연하지 않고 테스트를 생성할 수 있는 방법의 개발이 필요하다. 이를 위하여 본 논문에서는 대상 회로의 명세를 이용하여 상위수준에서 테스트를 생성하는 방법을 제안한다. 제안된 방법은 1) 회로의 명세로 주어진 신호전이그램을 이용한 상태전이그장의 정의, 2) 상태전이그장과 딜레이에 대한 테스트 생성, 3) 확장된 상태전이그장과 테스트 생성으로 구성되어 있다.

II. 상태전이그장

상태전이 그 장은 회로의 명세로 주어진 신호 절이그 랙트를 이용하여 정의한다. 비동기회로는 입력을 인가하고 출력을 갖출 수 있는 기준이 될 수 있는 전역을 적어 준 재하지 않기 때문에, 외부의 입력이 인가되지 않은 면 상태변화가 있는 안정상태 즉 기본 모드(fundamental mode)[9]를 가정하고 테스트를 인가하고 그 출력을 갖출 수 있도록 한다. 그림 1은 회로의 명세로 주어진 신호 절이그 랙트와 그로부터 유도되는 안정상태만으로 구성된 안정상태그 랙트이다. 상태전이 그 장은 안정상태그 랙트에 나타난 상태전이, 즉 <상태, 신호 절이, 상태>에 대하여 정의한다. 어떤 상태전이에 그 장이 발생하였다는 것은 그 상태전이가 정상적으로 수행되었을 때 명세에서 도달하는 상태와 다른 상태에 도달함을 의미한다.

그림 1-(a)의 신호 절이그 랙트에서 정의될 수 있는 상태전이 그 장은 그 장에 나타내었다. 각각의 그 장은 안정상태그 랙트의 각 <상태, 신호 절이, 상태>에 해당되며 본 논문에서는 단일 상태전이 그 장만을 고려한다. 주어진 신호 절이그 랙트의 초기마킹은 안정상태라고 가정한다. 신호 절이그 랙트의 초기마킹이 불안정상태에 해당될 경우에는 비입력신호들의 전이를 통해 그에 해당되는 유일한 안정상태를 결정할 수 있다. 따라서 본 논문의 초기상태에 대한 가정은 주어진 신호 절이그 랙트로부터 안정상태그 랙트를 유도하는 데 아무런 제약이 되지 않는다. 다음은 신호 절이그 랙트를 이용한 안정상태그 랙트와 상태전이 그 장의 정의이다.

【정의 1. 안정상태그 랙트 (SSG: Stable State Graph)】 어떤 신호 절이그 랙트의 모든 신호의 집합과 그 부분집합인 입력신호의 집합을 각각 $J = \{j_1, j_2, \dots, j_n\}$ 와 $J' = \{j'_1, j'_2, \dots, j'_n\}$ 라 하자. J 에 대해 정의되는 안정상태그 랙트 Φ_J 는 (S, T, δ, s_0) 의 형태로 정의한다.

- $S = \{s | s : J \rightarrow \{0, 1\}\}$ 는 안정상태의 집합이다.
- $s_0 \in S$ 는 SSG의 초기마킹에 해당되는 안정상태이다.
- $T = J \times \{+, -\}$ 는 모든 입력신호 전이들의 집합이다.
- $\delta: S \times T \rightarrow S, \forall s \in S, \forall t \in T$ 에 대하여 $\delta(s, t) = s'$, 일 때 다음과 같은 성질을 갖는 부분 함수이다.

$$- t = j+ \text{ 이면 } s(j) = 0, s'(j) = 1$$

$$- t = j- \text{ 이면 } s(j) = 1, s'(j) = 0$$

【정의 2. 상태전이 그 장 (STF: State Transition Fault)】 상태전이 그 장 F 는 안정상태그 랙트 Φ_J 의 $\delta: S \times T \rightarrow S$ 에 대하여 정의한다. 임의의 상태전이 $\delta_s(s, t) = s'$ 에 상태전이 그 장 $f \in F$ 가 발생하면 $\delta_s(s, t) = s'$ 인 그 장 상태전이가 생성된다. 이 때 s'_1, s'_2, \dots, s'_n 이며 s'_1, s'_2, \dots, s'_n 를 구성하는 신호들의 값은 비입력신호의 값만 다르다.

정의 2에 따른 임의의 신호 절이그 랙트에서 그려낼 수 있는 상태전이 그 장의 최대는 $15^{|J|} \times 15^{|T|}$ 을 알 수 있다. 또한 그 대상이 되는 상태공간의 수는 $15^{|J|}$ 이다. 이는 gate-level에서 그려지는 상태공간과 그 장수와 비교할 때 예전히 적은 수임을 알 수 있다.




그림 1. 신호 절이그 랙트와 안정상태그 랙트

III. 테스트 생성

안정상태그 랙트의 임의의 상태는 주 입력과 비입력을 조합되어 있다. 따라서, 임의의 상태전이 $\langle s_1, t, s_2 \rangle$ 에 그 장이 발생하면 안정상태 s_1 으로부터 유일하게 결정되는 다음 안정상태 s_2 의 전이가 올바르게 발생하지 않고 s_2 와 다른 상태 s_3 에 도달하게 된다. 이러한 경우에는 상태 s_2 와 s_3 의 입력 변수들은 동일하고 비입력 변수들만 다르다. 따라서 주어진 초기상태로부터 s_2 에 이르는 입력 경로는 상태전이 $\langle s_1, t, s_2 \rangle$ 의 그 장으로서 판별할 수 있는 테스트가 된다. 테스트를 구하는 알고리즘은 안정상태그 랙트 상에서 기이의 선형색 방법으로 그로부터 s_2 에 도달하는 경로를 구하는 것과 동일하다.

그림 1은 그림 1-(a)의 신호 절이그 랙트의 경우에 정의되는 상태전이 그 장 각각의 상태전이 그 장을 갖출 수 있는 테스트와 그려난 테스트를 인가했을 때 정상회로에서 예상되는 출력을 나타내었다.

그림 1. 상태전이와 테스트

상태전이	출력
$\langle 0000, a+, 1001 \rangle$	01
$\langle 1001, a-, 0001 \rangle$	01
$\langle 1001, d+, 1101 \rangle$	01
$\langle 0001, d-, 0111 \rangle$	11
$\langle 1101, a+, 0111 \rangle$	11
$\langle 0111, a+, 1110 \rangle$	10
$\langle 1110, a-, 0110 \rangle$	10
$\langle 0110, d-, 0000 \rangle$	00
$\langle 1010, a-, 0000 \rangle$	00

IV. 확장된 상태전이 그 장




그림 2. 확장된 안정상태그래프

II절에서 정의된 상태전이 그 장은 주어진 회로와 그 회로가 등장하는 환경을 정의한 신호 전이그래프의 정보만을 이용한다. 따라서, 명세에 정의된 상태가 외부의 상태공간에서만 검출 가능한 한 그 장은 III절에서 제안된 테스트 생성방법을 이용하여 검출할 수 있다. 이러한 그 장들을 검출하기 위해서는 노드 합성된 회로의 gate-level net-list의 정보가 필요하다. 이를 위하여 확장된 상태전이 그 장을 정의한다. 기존의 신호 전이그래프로부터 유도된 안정상태그래프의 각 상태에서 가능 한 모든 상태전이를 고려하면 그림 2와 같은 확장된 안정상태그래프를 얻을 수 있다. 새로이 생성되는 상태들에 대한 정보는 gate-level net-list 시뮬레이션을 이용하여 얻을 수 있다. 이러한 방법으로 확장된 상태전이 그래프 상에서 새로이 추가된 상태전이에 대하여 정의할 수 있는 그 장들을 확장된 상태전이 그 장이라 한다. 이러한 그 장을 검출하는 테스트 생성방법은 III절과 동일하다. 이러한 확장을 세로운 상태가 생성되자 암을 때까지 재귀적으로 반복할 수 있다. 다음은 확장된 안정상태그래프의 정의이다.

정의 3. 확장된 안정상태그래프 (E556: Extended 556) 확장된 안정상태그래프 $\Theta = \{S_0, T, \delta_0, \delta_1\}$ 는 안정상태그래프 $\Phi = \{S, T, \delta, \phi\}$ 의 S_0 와 δ 를 확장한 S_0 과 δ_0 을 이용하여 정의한다. 단, T 와 S_0 는 Φ 와 동일하다.

S_0 는 δ_0 에 의해 정의되는 안정상태의 집합이다.

- $S_0 \subseteq S \times T \rightarrow S_0 \quad \forall s \in S_0 \quad \forall t \in T$ 에 대하여 다음을 만족하는 암스이다.

$$- s(j)=0 \text{ 이면 } s \times j^+ \rightarrow s'=\phi(s, j^+)$$

$$- s(j)=1 \text{ 이면 } s \times j^- \rightarrow s'=\phi(s, j^-)$$

$\phi(s, t)$ 는 안정상태 s 에 절이 t 가 발생하여 생성되는 다음 안정상태이다. 이는 gate-level 시뮬레이션에 의하여 구할 수 있다.

확장된 상태전이 그 장 F_0 는 확장된 안정상태그래프 Θ 의 $\delta_0: S \times T \rightarrow S_0$ 에 대하여 정의한다. 또한 최대 그 장은 $|S_0| \times |T|$ 인 2 테스트 생성을 위해 고려하는 상태공간은 $|S_0|$ 이다.

V. 실험 결과

본 논문에서 제안된 테스트 생성방법을 실증한 결과를 표 2에 나타내었다. 실험에 사용된 예제들은 속도독립 비동기회로의 명세를 주어지는 상태전이 그래프들이다. 예제의 회로들을 비동기 노드 합성 도구인 Petrify[2]를 이용하여 합성한 후 생성된 회로들의 고착고장수를 표 2에 나타내었다.

표 2의 상태전이 그 장 부분은 초기에 주어진 명세만을 이용한 실험 결과이고, 확장된 상태전이 그 장 부분은 더 높은 검출률을 얻기 위하여 만다게 확장된 안정상태그래프를 이용한 실험 결과이다. 각각의 고장수, 테스트 길이, CPU는 상태전이 그 장 수와 그를 검출하는 테스트의 길이와 테스트를 생성하는 데 걸린 시간을 나타낸다. 테스트 길이는 표 1의 예제에서 나타난 바와 같이 고장 시뮬레이션이나 암을 방법을 이용하지 않은 결과이다. 검출률은 주어진 명세를 이용하여 노드 합성된 회로에 고착고장을 가정하고 생성된 테스트를 인가한 결과이다.

결과에서 보는 바와 같이 대부분의 회로가 초기에 주어진 명세만을 이용한 방법으로도 높은 검출률을 보인다. 또한 상태전이 그래프만의 정보를 이용하기 때문에 전체 상태공간의 수가 gate-level의 net-list를 이용할 경우보다 압도적으로 작기 때문에 아주 짧은 소행시간에 테스트를 고칠 수 있다. 확장된 상태전이 그 장에 대한 경우에는 보다 높은 검출률을 얻기 위해 gate-level 시뮬레이션을 수행하는 시간이 추가되었다.

VI. 결론

본 논문에서는 비동기회로 고유의 병행성으로 인한 상태공간 확장현상을 제거하고 테스트를 생성하기 위하여 상의수준에서 테스트를 생성하는 방법을 제안하였다. 제안된 방법은 효율적인 비동기회로 테스트팅을 위하여 신호 전이그래프로 주어진 명세의 정보만을 이용하여 단일상태전이 그 장을 모델링하고 이 그 장을 검출하는 테스트를 생성한다.

제안된 고장모델링과 그에 따라 생성된 테스트의 유효성을 검증하기 위하여 동일한 명세로부터는 노드 합성된 회로에 고착고장을 가정하고 생성된 테스트를 인간이 이해하기 쉬운 결과를 제시하였다. 제시된 실험 결과로부터 제안된 방법으로 생성된 테스트가 고착고장을 효과적으로 검출할 수 있으며 적은 상태공간정보를 이용하기 때문에 빠른 시간에 생성할 수 있음을 알 수 있었다.

또한 부분적으로 gate-level 시뮬레이션을 이용한 확장된 상태전이 그 장 모델링과 그에 따른 실험 결과를 제시하여 보다 높은 검출률을 얻을 수 있음을 보였다.

감사의 글

본 연구는 고속도 뇌간과 리정복 기술 사업단의 지원금에 의한 것입니다.

차 2 목 록

- [1] T.-A. Chu, "Synthesis of Self-timed VLSI Circuits from Graph-theoretic Specification", Ph.D thesis, Massachusetts Institute of Technology, 1987.
- [2] J. Cortadella et. al., "Petrify: a Tool for Manipulating Concurrent Specifications and Synthesis of Asynchronous Controllers", In Proc. of the 11th Conf. Design of Integrated Circuits and Systems, pp. 205-210, Barcelona, Spain, Nov. 1996.
- [3] Oriol Roig i Mansilla, "Formal verification and testing of asynchronous circuits," PhD thesis, Universitat Politècnica de Catalunya, 1997.
- [4] Marco A. Pena, Enric Pastor, and Jordi Cortadella, "Symbolic techniques for the automatic test pattern

generation for Speed-Independent circuits," Technical Report RR-97-04, UPC/DAC, 1997.

- [5] Oleg Alexandrovich Petlin, "Design for testability of asynchronous VLSI circuits," PhD thesis, Univ. of Manchester, 1996.
- [6] Savita Banerjee, Srimat T. Chakradhar, and Rabindra K. Roy, "Synchronous test generation model for asynchronous circuits," In the 9th International Conference on VLSI Design, 1996.
- [7] Ming-Der Shieh, "Design and synthesis of testable asynchronous sequential logic circuits," PhD thesis, Michigan State Univ., 1993.
- [8] Peter A. Beerel, "CAD tools for the synthesis, verification, and testability of robust asynchronous circuits," PhD thesis, Stanford Univ., 1994.
- [9] Stephen H. Unger, "Asynchronous sequential switching circuits," Wiley-Interscience, 1969.

■ 2. 실험 결과

실험 조건	상태값 비교			
	고장수	평균 대비	CPU(sec)	율 (%)
full회로	10	47	0.02	96.15
full회로	10	47	0.02	98.27
full회로	10	47	0.02	96.29
full회로	10	47	0.02	95.45
full회로	17	86	0.03	94
full회로	12	54	0.02	100

† full회로의 경우에는 상태값이 그 상호 대비율을 이용하여 100%의 2 차 2 장 기준률을 나타내었기 때문에 확장된 상태값이 그 상호 대비율을 적용할 필요가 있다.