

RFID 응용을 위한 일정한 감폭율을 갖는 새로운 감폭회로

오원석, 이상훈, 이강명, 박종태, 유종근
인천대학교 전자공학과
전화 : (032) 770-8450 / 팩스 : (032) 764-2371

A New Damping Circuit With a Constant Damping Rate for RFID Applications

Won-Seok Oh, Sang-Hoon Lee, Kang-Myung Lee, Jong-Tae Park, Chong-Gun Yu
Department of Electronics Engineering, University of Incheon
E-mail : g9921036@lion.inchon.ac.kr

Abstract

In this paper, we report a new damping circuit with a constant damping rate for RFID applications. The proposed damping circuit is used along with a over-voltage limiter and exhibits almost constant damping rates when the distance between the reader and the transponder varies. This results in keeping the power supply voltage of the transponder constant and in improved reading distances.

I. 서론

자동 인식(automatic identification)은 사람, 옷, 차량, 동물 등등, 다양한 물체를 확인하는 기술로서 크게 접촉식 방법과 비접촉식 방법으로 분류할 수 있다. 비접촉식 인식 방법인 RFID(Radio Frequency Identification) 방식에서는 트랜스폰더(transponder)가 리더(reader)에서 발생하는 자기장(magnetic field)으로부터 전력을 공급받아 동작하며, 리더와 트랜스폰더 사이에 데이터 전송이 이루어진다.

RFID는 기존의 magnetic stripe 방식이나 접촉식 ID방식에 비해 주변환경에 거의 영향을 받지 않으며 RFID 시스템의 유지관리가 수월하며, 가격이 저렴하고, 복제가 어렵고, 속도가 빠르다는 장점이 있다. 이러한 장점으로 인하여, 비접촉식 RFID 시스템은 현재 간단한 출입 통제와 같은 근거리, 저속용 시스템을 비

본 연구는 인천대학교 멀티미디어 연구센터의 RRC 과제지원으로 일부 수행되었음

롯하여 고속도로 통행료 자동 수납과 같은 장거리 고속의 시스템에 적용되고 있으며, 향후 화폐 수단을 대체하고, 더 나아가서는 전화카드, 현금카드, 신분증 등등이 하나로 통합되는 새로운 시스템에 적용될 것으로 기대된다.




그림 1 RFID 시스템 구성도
Fig.1 Block Diagram of a RFID System

RFID 시스템은 기본적으로 그림 1에서와 같이 리더와 트랜스폰더로 구성된다[1-3]. 리더는 안테나 코일을 통해 트랜스폰더에 자기장을 공급하고 트랜스폰더와 데이터를 주고받는다. 트랜스폰더는 off-chip의 LC tank부와 on-chip의 트랜스폰더 IC로 구성되며, 리더에서 공급되는 자기장으로부터 트랜스폰더 IC의 회로를 구동시키기 위한 전원을 발생시키며 리더와 데이터

를 송·수신한다.

트랜스폰더에서 리더로 데이터를 전송하기 위해 가장 많이 사용하고 있는 방법은 front-end 임피던스 변조 방법이다. 이 변조 방법은 감폭(damping)회로를 사용하여 전송하고자하는 데이터에 따라 트랜스폰더 코일 양단의 임피던스를 변조시킨다. 따라서 트랜스폰더 코일 양단의 전압이 변하게 되고, 이는 리더부의 임피던스 변화를 유도한다. 이에 따른 리더 코일 양단의 전압 변화를 리더부에서 검출하게 된다.

기존의 감폭회로는 그림 2(a)와 같이 저항과 스위치로 구성된 간단한 switchable load 회로가 많이 사용되고 있다[2,3]. 스위치로는 보통 MOS 트랜지스터가 사용되며, 전송하고자하는 데이터에 따라 MOS 트랜지스터가 on 또는 off 되어 트랜스폰더 코일 양단의 임피던스가 변하게 된다.




그림 2 기존의 감폭회로 및 과전압 리미터
Fig.2 Conventional Damping Circuit and Overvoltage Limiter

이 감폭회로를 사용하는 경우는 리더와 트랜스폰더 사이의 거리에 따라 리더 코일과 트랜스폰더 코일 사이의 결합 정도가 달라지고, 따라서, 트랜스폰더 코일 전압의 감폭율(damping rate)이 변하게 된다. 이러한 감폭율의 변화는 트랜스폰더 IC에 공급되는 전원 전압의 변화율을 증가시키며, 결국에 가서는 RFID 시스템의 reading distance를 감소시키게 된다.

본 논문에서는 위와 같은 기존의 감폭회로가 가지고 있는 문제점을 해결하기 위해 리더와 트랜스폰더 사이의 거리가 변하더라도, 일정한 감폭율을 갖는 새로운 감폭회로를 제안하였다.

II. 일정한 감폭율을 갖는 감폭회로

리더와 트랜스폰더와의 거리가 가까워지면 트랜스폰더 코일에 과전압(크게는 수백 볼트)이 유도되고, 이 과전압이 트랜스폰더 IC의 회로들을 손상시키게 된다. 따라서 트랜스폰더 코일에 유도되는 전압을 원하는 값으로 제한하기 위해 그림 2(b)와 같은 과전압 리미터(overvoltage limiter)의 사용이 필수적이다. 본 논문에서는 리미터와 유사한 구조를 갖도록 감폭회로를 설계하여 리미터와 함께 동작시킴으로써 일정한 감폭율을 얻고자 한다.

본 논문에서 제안된 감폭회로를 그림 3에 나타내었다. 이 회로에서 리미터는 MOS 트랜지스터 M1, M2, ML1~MLn와 저항 R로 구성되며, 감폭회로는 M1, M2, M3, MP1~MPm, R 그리고 인버터(inverter)로 구성된다. 여기서 M1, M2, R이 리미터와 감폭회로에 공통으로 사용된다. 감폭을 위해서는 리미터 회로에 직렬로 연결된 PMOS 트랜지스터의 개수 n 보다 감폭회로에 직렬로 연결된 트랜지스터의 개수 m이 더 작아야 한다.




그림 3 제안된 감폭회로
Fig. 3 Proposed Damping Circuit

인버터의 입력이 'high'가 되면, M3가 off가 되고, MP1~MPm로 구성된 전류 path는 개방되어 감폭회로는 동작하지 않는다. 이 때는 리미터만 동작하게 된다. 만약 코일의 전압이 다이오드로 사용되고 있는 PMOS 트랜지스터 ML1~MLn의 문턱전압(threshold voltage)의 합보다 커지면, 저항 R에 전류가 흐르게 된다. 저항 R에 걸리는 전압이 M2의 문턱전압보다 커지면 M2가 on이 되고 대부분의 코일 전류는 M1과 M2를 통해 흐르게 된다. 따라서 코일의 전압은

$$V_{coil-L} = n|V_{Tp}| + V_{R-L}$$

으로 제한된다. 여기서 $|V_{Tb}|$ 는 PMOS 트랜지스터의 문턱전압이고 V_{R-L} 는 리미터만 동작할 때 저항 R에 걸리는 전압이다. 트랜지스터 M1과 M2는 충분한 전류를 소화할 수 있도록 충분히 크게 설계해야 한다.

인버터의 입력이 'low'가 되면, M3가 on이 되어 감폭회로가 동작을 하게 된다. m이 n보다 작기 때문에, MP1~MPm으로 구성된 전류 path는 on이 되고 ML1~MLn으로 구성된 전류 path는 off가 된다. 따라서 감폭회로가 동작시 코일의 전압은

$$V_{coil-D} = m|V_{Tb}| + V_{R-D}$$

이 된다. 여기서 V_{R-D} 는 감폭회로가 동작할 때 저항 R에 걸리는 전압이다. 따라서, 트랜스폰더 코일 전압의 감폭율(DR: Damping Rate)은

$$DR = \frac{V_{coil-L} - V_{coil-D}}{V_{coil-L}} \times 100(\%)$$

$$= \frac{(n-m)|V_{Tb}| + (V_{R-L} - V_{R-D})}{n|V_{Tb}| + V_{R-L}} \times 100(\%)$$

이 된다.

트랜스폰더와 리더 사이의 거리 변화는 두 코일간의 결합계수 k 에 직접적인 영향을 주며, k 가 변하면 트랜스폰더 코일에 유도되는 전류 양도 변하게 된다. 그러나, 위 식에서 알 수 있듯이, 코일 전류의 변화에 의한 저항 R에 걸리는 전압의 변화량이 코일 전압에 비해 상당히 작은 편이므로, 제안된 감폭회로에서는 k 가 변해도 상당히 일정한 감폭율을 얻을 수 있다는 장점이 있다. 또한, 리미터 회로와 감폭회로에서 직렬로 연결된 트랜지스터들의 개수 m과 n을 조정함으로써, 감폭율을 자유자재로 변화시킬 수 있다.

III. 모의실험 결과

제안된 감폭회로의 성능을 검증하기 위해 그림 4의 테스트 회로를 사용하여 HSPICE 모의실험을 하였다.




그림 4 HSPICE 모의실험을 위한 테스트 회로
Fig. 4 Test Circuit for HSPICE Simulations

리더부는 리더 안테나 코일에 작은 전압으로도 충분한 에너지를 공급할 수 있도록 RLC 공진회로로 구성하였으며, 공진주파수는 125kHz를 사용하였다. 공진회로의 Q factor는 11.6이고, 리더 코일 Rcoil과 트랜스폰더 코일 Tcoil의 Q factor는 약 30이다. 트랜스폰더부는 Tcoil과 커패시터로 구성된 LC 공진회로, 트랜스폰더 IC에 전원을 공급하기 위한 전파정류기(FWR: Full Wave Rectifier)와 전원 커패시터(power capacitor) Cpower, 그리고 트랜스폰더 IC 내의 회로를 등가적으로 나타낸 부하저항 RL 등으로 구성되어 있다.

이 테스트 회로의 트랜스폰더 코일의 두 단자 Tcoil1과 Tcoil2에 제안된 그림 3의 리미터(n=5)와 감폭회로(m=3)를 연결하고 시뮬레이션한 결과를 그림 2와 같은 기존의 감폭회로와 리미터(n=5)를 연결하고 시뮬레이션한 결과와 비교하였다. 리더 코일과 트랜스폰더 코일간의 결합 정도를 나타내는 지수인 결합계수 k 를 변화시켜가면서 시뮬레이션한 결과를 그림 5, 6, 7에 보였다.

그림 5는 k 가 0.03일 때 기존의 감폭회로와 제안된 감폭회로의 감폭특성을 나타낸다. 그림 6에서 보듯이 기존의 회로를 사용한 경우는 트랜스폰더 코일 전압의 감폭을 변화가 상당히 심한 반면, 제안된 감폭회로를 사용한 경우는 0.003보다 큰 k 범위에서 감폭율이 거의 일정함을 알 수 있다.

감폭이 있는 경우와 없는 경우에 대해서 k 값에 따라 트랜스폰더 IC에 공급되는 전원전압의 변화를 그림 7에 보였다. 기존의 회로를 사용한 경우(그림 7a) 전원전압의 변화가 감폭이 있는 경우 상당히 심하며, 0.005보다 작은 k 값에서는 유도된 전원전압이 1.5V보다 작아지며, 따라서 충분한 전원 전압을 얻을 수가 없다. 그러나 제안된 회로를 사용한 경우(그림 7b)는 0.003의 k 값까지 2.5V보다 큰 충분한 전원전압을 얻을 수 있으며, 따라서 RFID 시스템의 reading distance가 향상됨을 알 수 있다.




그림 5 $k=0.03$ 일 때 감폭특성 (a) 입력 데이터 (b) 기존의 회로 (c) 제안된 회로
 Fig. 5 Damping Characteristics at $k=0.03$ (a) Input Data (b) Conventional (c) Proposed Circuit




그림 6 결합계수에 따른 감폭율 변화 특성
 Fig. 6 Variations of the Damping Rate versus Coupling Coefficient

VI. 결론

본 논문에서 제안한 감폭회로는 과전압 리미터와 함께 사용되어, 리더와 트랜스폰더와의 거리가 변해도 한계거리 내에서는 거의 일정한 감폭율을 보인다. 그러므로, 트랜스폰더 IC에 공급되는 전원전압이 일정해지며, RFID 시스템의 reading distance가 향상된다. 또한, 제안된 감폭회로에서는 다이오드로 사용되는 트랜지스터의 개수를 조정함으로써 감폭율을 원하는 값으로 쉽게 조절할 수 있다.





그림 7 결합계수에 따른 유도된 전원전압의 변화 특성
 Fig. 7 Variations of the Induced Supply Voltage versus Coupling Coefficient

참고문헌

- [1] U. Kaiser and W. Steinhagen, "A Low-Power Transponder IC for High-Performance Identification Systems", *IEEE J. Solid-State Circuits*, Vol. 30, pp. 306-310, Mar. 1995.
- [2] D. Friedman, H. Heinrich, D-W. Duan, "A Low-Power CMOS Integrated Circuit for Field-Powered Radio Frequency Identification Tags," *ISSCC97*, pp. 294-295, 1997.
- [3] J. Bouvier, et al, "A Smart Card CMOS Circuit with Magnetic Power and Communications Interface," *ISSCC97*, pp. 296-297, 1997.