

## 1.9 GHz대 AlGaAs/GaAs HBT MMIC 전력증폭기 설계

<sup>0</sup>채규성\* · 김성일\*\* · 민병규\*\* · 박성호\*\* · 이경호\*\* · 김창우\*  
\*경희대학교 전파공학과, \*\*한국전자통신연구원 초고주파소자팀

### Design of a 1.9-GHz Band AlGaAs/GaAs HBT MMIC Power Amplifier

<sup>0</sup>Kyu-Sung Chae\* · Sung-Il Kim\*\* · Byoung-Gue Min\*\* · Sung-Ho Park\*\*  
Kyung-Ho Lee\*\* · Chang-Woo Kim\*

\*Lab. of MMIC, Dept. of Radio Science & Engineering, KyungHee Univ.

\*\*Micro-electronics Technology Lab.

Electronics & Telecommunication Research Institute

### ABSTRACT

AlGaAs/GaAs HBT를 이용하여 1.9 GHz 대역 2단 MMIC 전력증폭기를 설계하였다. HBT의 실측 S 파라미터를 이용하여 정합회로를 설계하였으며, 목적에 따라 적절한 형태의 출력 정합 회로를 하이브리드 형태로 칩 외부에 부가할 수 있도록 설계하였다. HBT의 실측정 S 파라미터의 fitting을 통하여 비선형 등가모델을 추출하였고, load-pull 시뮬레이션으로 최대 출력 정합 임피던스를 결정하였다. 시뮬레이션 결과, 29 dBm의 출력 전력, 40 %의 전력 부가 효율, 그리고 16 dB의 전력 이득을 얻었다.

### I . 서론

전력증폭기는 통신시스템의 송신단에 위치하여, 변조된 반송파 신호를 증폭시켜 높은 전력의 신호를 송신 안테나로 전달하는 비선형 능동 소자로, 높은 출력과 선형성 그리고 효율 및 안정성이 요구된다[1]. 최근 차세대 이동통신으로 주목받고 있는 IMT-2000을 비롯한 확산 스펙트럼(spread spectrum) 기술을 이용한 RF 송신 시스템은 디지털 변조 신호의 전송을 위해서 선형 전력증폭기를 요구하고 있다. 특히, DS/CDMA 시스템에서와 같이 여러 채널의 신호를 결합하여 전송하는 경우, 진폭 변화가 심하기 때문에 전력증폭기의 선형성에 크게 영향을 받는다. 이는 송신 신호를 저역 또는 대역 여파하여 스펙트럼을


원하는 수준으로 제한하여도 전력증폭기를 통과하면 스펙트럼 regrowth 현상이 발생하기 때문이다. 따라서, 이러한 현상을 피하는 방법으로는 전력 효율은 나쁘나 선형성이 우수한 전력증폭기를 이용하는 것이다. 고체소자 전력증폭기 (Solid State Power Amplifier; SSPA)를 제작하는데 있어 가장 핵심적인 역할을 하는 것은 고체소자로써, 대표적인 전력소자로는 HBT(Heterojunction Bipolar Transistor), HEMT(High Electron Mobility Transistor)를 들 수 있다. 전력소자의 평가지수로서 가장 중요한 특성 중 하나가 전력 허용 능력 (Power Handling Capability)인데, 이를 전력밀도면에서 비교하여 보면, HBT의 전력밀도는  $4.0 \text{ mW}/\mu\text{m}^2$ [2]인 반면, HEMT는  $0.78 \text{ mW}/\mu\text{m}^2$ [3]로 HBT의 우위를 알 수 있으며, 이와

더불어 HBT는 높은 효율[4], 우수한 선형성[5] 등의 특성 때문에 전력증폭기에 많이 사용되고 있다. 따라서, 본 논문에서는 한국전자통신연구원(ETRI)의 AlGaAs/GaAs HBT를 이용하여 1.9 GHz 대역의 차세대 이동통신 단말기에 사용 가능한 MMIC 전력증폭기를 설계하였다.


## II. HBT 등가회로 모델 파라미터 추출

전력증폭기에 사용되는 능동소자는 고출력 전력과 고효율을 얻기 위해 비선형 동작을 하게 된다. 따라서, 능동소자의 비선형 동작을 나타낼 수 있는 모델이 필요하게 되는데, 이 모델을 비선형 모델 또는 대신호 등가회로 모델이라고 한다.


본 절에서는 36-finger HBT의 실측 S 파라미터와 HBT의 S 파라미터가 동일하도록 fitting하여 36-finger HBT의 비선형 모델을 구하였다. <그림 1>에 HBT의 등가회로 모델을 나타냈다. <그림 2>는 0.5 GHz ~ 10 GHz 사이에서 행한 fitting의 결과를 보이고 있다.



<그림 1> HBT의 등가회로 모델



(a) S<sub>11</sub>, S<sub>12</sub>




(b) S<sub>12</sub>, S<sub>21</sub>

<그림 2> HBT 등가 회로 모델 S 파라미터와 실측값과의 비교

## III. 능동 바이어스 회로의 설계

일반적으로 온도의 변화에 따라 HBT의 베이스-에미터 접합 전압, 에미너 접지 전류 이득, 베이스-콜렉터 접합 역포화 전류가 변하게 되며, 이에 따라 베이스 전류, 콜렉터 전류 등이 변화하여 바이어스 조건이 바꾸어 되어 증폭기의 RF 특성(전력 이득, 출력 전력 특성, 선형 특성)등이 변화하게 된다. 따라서, 이와 같은 온도 변화에 따른 HBT 특성 변화를 보상하여 주는 바이어스 회로가 필요하게 된다. 이와 같은 목적을 위하여 특성이 같은 트랜지스터를 이용하여 바이어스 전류를 제어하는 능동 바이어스 회로가 많이 쓰인다. 따라서, 본 설계에서는 이러한 온도 보상 기능과 더불어, 시스템의 대기 전류(idling current)의 소비를 줄일 수 있는 바이어스 조절 전압인 V<sub>ctrl</sub>을 갖는 능동 바이어스 회로를 설계하였다.




<그림 2> V<sub>ctrl</sub>을 갖는 능동 바이어스 회로

<그림 2>는 설계된 능동 바이어스 회로를 개략적으로 나타내고 있다. <그림 2>에서  $Q_1$ ,  $Q_2$ ,  $Q_3$ 는 RF 증폭기의 전력 트랜지스터  $Q_4$ 의 바이어스 전류를 공급하여 주기 위한 트랜지스터이다.  $Q_1$ ,  $Q_2$ ,  $Q_3$ ,  $Q_4$ 의 단일 HBT의 기하학적 파라미터는 놓임하며, 단지 finger의 수만 차이를 두어 설계하였다. 여기서 저항  $R_1$ 과  $R_2$ 는 36-finger HBT의 S 파라미터 측정시의 베이스 전류와 같도록 적절한 값을 선택하였다. <그림 2>에서  $Q_1$ 과  $Q_2$ 는 베이스와 콜렉터 단자를 단락시켜 베이스-에미터 다이오드로 사용되고 있다. 이것은 병렬로 연결되어 있는 트랜지스터  $Q_3$ ,  $Q_4$ 의 에미터-베이스 접합 전압과 전류 이득의 온도에 대한 변화를 보상하여 주는 회로 형태이다. 그리고  $V_{ctrl}$  패드를 이용하여 칩 외부에서  $V_{ctrl} \geq 2.5$  V 이면, 직렬로 연결된  $Q_1$ ,  $Q_2$ 와  $Q_3$ ,  $Q_4$ 가 동시에 ON 상태가 되어  $Q_4$ 가 증폭 작용을 하며,  $V_{ctrl} < 2.5$  V 이면, OFF 상태가 되어  $Q_4$ 가 동작을 하지 않게 되어 실체적으로 회로에는 전류가 흐르지 않게 된다. 이를 이용하여 단말기의 송신부에 RF 신호가 입력 되지 않을 때는 증폭기 전류를 '0'으로, RF 신호가 입력 되었을 때는 바이어스 조건에 맞는  $V_{ctrl}$ 를 도입하여 대기 전류(idling current) 소비를 줄일 수 있을 것이다.

#### IV. 2단 HBT MMIC 전력증폭기 설계

에미터 면적이  $2.0 \times 12 \mu\text{m}^2$  인 단일 HBT(1-finger)를 이용하여, 이 단일 HBT 36개의 에미터 finger를 내부적으로 병렬 연결한 36-finger HBT(첫째단)와, 72개의 에미터 finger를 내부적으로 병렬 연결한 72-finger HBT(둘째단)를 사용하여 CE 형태의 2단 전력증폭기를 설계하였다. 정합회로에 사용된 수동소자인 스파이럴 인덕터는 실제 MMIC 구현에 있어서 야기될 수 있는 오차를 최소화 하기 위하여, ETRI의 인덕터 Library를 직접 사용하였다.



&lt;그림 3&gt; 설계 개요도



후단 전력증폭기의 출력 정합 회로는, 칩 크기와 사용 목적 및 용도에 따라 적절한 형태의 출력 정합 회로를 결정하여 칩 외부에서 하이브리드 형태로 부착할 수 있도록 설계 하였다. 설계에 대한 개요도를 <그림 3>에 나타내었다.

전력증폭기의 주요 설계 사양은 <표 1>과 같다.

항목	목표 사양
주파수	1.92 GHz - 1.98 GHz
동작 전압	$3 \text{ V}_{dc}$
출력 전력( $P_{1-\text{dB}}$ )	$\geq 27 \text{ dBm}(500 \text{ mW})$
전력이득	24 dB
전력부가효율	35%
칩크기	$\leq 1.8 \times 1.2 \text{ mm}^2$

&lt;표 1&gt; HBT MMIC 전력증폭기의 설계 목표

2단 전력증폭기의 첫째단에 사용된 트랜지스터는 ETRI로부터 제공받은 36-finger HBT의 실측 S 파라미터를 사용하였다. S 파라미터 측정시 바이어스 조건은  $V_{BE}=1.4$  V,  $V_{CE}=3.0$  V,  $I_B=1\text{mA}$ ,  $I_C=63\text{ mA}$  이다.


(a)  $S_{11}$ ,  $S_{22}$ (b)  $S_{21}$ ,  $G_{max}$ 

&lt;그림 4&gt; 첫째단 증폭기의 특성


이 트랜지스터를 이용, 입·출력 단에 공액 정합 회로(conjugate matching circuit)를 부가하여, 설계된 첫째단 증폭 회로의 특성을 <그림 4>에

나타내었다. <그림 4>에서 볼 수 있듯이  $S_{11}$ 에 해당하는 정규화된 임피던스는, 중심 주파수인 1.95 GHz에서  $1.06+j0.02 \Omega$  이고,  $S_{22}$ 는  $0.99-j0.03 \Omega$ 에 해당하는 정규화된 임피던스 값은 가졌으며,  $G_{max}$ 와  $S_{21}$ 은 중심주파수인 1.95 GHz에서 약 9.4 dB를 보이고 있다.

2단 전력증폭기의 둘째단에 사용된 트랜지스터로는 72-finger HBT를 사용하였다. 전술한 바와 같이 본 설계에서는 2단 전력증폭기의 출력축 정합 회로는 제외 시킨 형태를 취한다고 하였으므로, 이를 위하여 이미 설계된 첫째단 증폭기와 둘째단 증폭기를 단간 정합을 통하여 연결하였다. 단간 정합회로의 설계시에는, 72-finger HBT의  $S_{11}(\Gamma_{IN})$ 을 첫째단 증폭기의  $\Gamma_L$ 로 이동시키는 방법을 이용하였다. 이러한 과정을 통하여 설계된 단간 정합 회로와, 앞서 설계된 바이어스 회로가 부가된 2단 증폭 회로도와 그 특성을 <그림 5>와 <그림 6>에 각각 나타내었다.




<그림 5> 바이어스 회로가 부가된 2단 증폭회로도



<그림 6> 설계된 2단 증폭 회로의 소신호 특성


<그림 6>로부터 알 수 있듯이, 중심 주파수인 1.95 GHz에서  $S_{11}$ 에 해당하는 임피던스는  $0.99+j0.002 \Omega$  이고, 이때 목표 주파수 대역인 1.9 ~ 2.0 GHz에서 약 24 dB 이상의 입력 반사 손실을 보였다.

설계된 2단 전력증폭 회로의 특성을 시뮬레이션 하기 위하여 36-finger HBT 등가모델을 이용하여 load-pull 시뮬레이션으로 최대 출력 정합 임피던스 포인트를 결정하였다. <그림 7>은 load-pull 시뮬레이션 결과를 나타내고 있다.



<그림 7> load-pull 시뮬레이션 결과

그 결과, 최대 출력 정합 임피던스  $0.07+j0.02 \Omega$  으로, 이를 2 단 전력 증폭 회로의 출력축에 연결하여 전력 증폭기의 특성을 시뮬레이션 한 결과를 <그림 8>에 나타내었다.



<그림 8> 2단 전력증폭기의 특성

<그림 8>에서 볼 수 있듯이 설계된 2단 전력증폭기는 중심주파수인 1.95 GHz에서 약 16 dB의 전력이득과 29 dBm의  $P_{1-\text{dB}}$  그리고 약 40 %의 전력부가효율을 얻었다.

### III. 결론

ETRI로의 HBT를 이용하여 1.9 GHz 대역에서 사용할 수 있는 MMIC 2단 전력증폭기를 설계하였다. 설계된 2단 전력증폭기의 특성은 <표 2>와 같다.

항목	설계목표	설계결과
주파수	1.92 GHz - 1.98 GHz	
동작 전압	$3 \text{ V}_{\text{dc}}$	
출력전력( $P_{1-\text{dB}}$ )	27 dBm	29 dBm
전력이득	24 dB	16 dB
전력부가효율	35 %	40 %
칩크기	$1.2 \times 1.8 \text{ mm}^2$	

<표 2> 2단 전력증폭기의 설계 결과

시뮬레이션 결과, 전력이득이 설계 목표보다 낮아 향후 이를 만족시키기 위해서는 증폭기의 단(stage)수를 늘려야 할 것이다. 현재 설계된 전력 증폭기는 ETRI에서 제작중이며, 향후 측정 결과를 발표할 예정이다.

### 참고문헌

- [1]Lawrence E. Larson, RF AND MICROWAVE CIRCUIT DESIGN FOR WIRELESS COMMUNICATION, Artech House Publishers, 1996
- [2]S.Tanaka et al., "High-Power, High-Efficiency Cell Design for 26 GHz HBT Power Amplifier," IEEE MTT-S Digest, vol. 2, pp. 843-846. 1996.
- [3]M-K Siddiqui et al., "A High Power and High Efficiency Power Amplifier for Local Multipoint Distribution Service," IEEE MTT-S Digest, vol. 2, pp. 701-704, 1996.
- [4]M. Salib et al, IEEE Microwave and Guided Wave Lett., vol. 4, No. 10, 1994.
- [5]N.L.Wang et al, IEEE Trans. on Microwave Theory Tech., vol. 42, No 10, 1994.