

EMC Design Rule 을 이용한 통신 System 의 EMC Design

박학병¹, 박종성, 이승한, 강석환, 박현길
LG 전자

EMC Design of Communication System on the basis of EMC Design Rule

H. B. Park, J. S. Park, S. H. Lee, S. H. Kang, H. K. Park
LG Electronics Inc.

ABSTRACT

본 논문에서는 I/O Cable 을 가지는 일반 통신시스템의 전자파 방사 Mechanism 을 분석하고, Design 에 있어 중요한 Parameter 를 도출하였다. 중요한 Design Parameter 로 도출된 I/O Cable 의 Coupling mechanism 을 실험 및 상용 Software 를 이용한 Simulation 방법에 의해 분석하고, 이에 대한 EMC Design Rule 을 제시하였다. 도출된 EMC Design Rule 을 준수하여 Design 을 실현하고, 그 효과를 분석하였다. EMC Design Rule 에 기반을 둔 개발을 통해 제품의 Redesign 및 복잡한 Debug 과정이 없이 효과적으로 전자파 양립성 규격을 만족하였다.

I. 서 론

Digital 통신의 High Speed 化 추세는 통신제품의 전자파 방사 증가로 연결되며, 제품의 전자파 양립성 (EMC ; Electro magnetic compatibility) 확보를 위해 새로운 시도를 필요로 한다. 제품의 복합성 측면에서 상대적으로 단순한 과거의 Low Speed 제품의 경우는 시제품을 이용하여 적합성을 평가하고, 문제가 있는 경우 주로 trial & error 방식에 의존한 Debugging 을 통해 비교적 쉽게 전자파 양립성을 확보하였다. 그러나 High Speed 化 및 다기능 복잡화로 특징지어지는 오늘날의 제품의 경우 개발 완료단계에서 간단한 Debug 를 통해 전자파 양립성을 확보하는 것이 어려우므로 Redesign 을 하는 경우 High

Speed 제품에 있어 개발일정과 비용적 측면에서 부담으로 작용한다. 또한, 기존의 Debug 의존성 전자파 양립성 확보방법은 한계를 가지므로 개발 초기부터 전자파 양립성을 고려한 Design 을 실현하는 것이 필요하다. 하나의 방법으로서 Design 이전 단계에서 각 제품군 별로 특성에 적합한 Design Rule 을 개발하고, 이를 바탕으로 제품을 개발하는 방법이 EMC Design 에 있어 일반적으로 공감대를 형성하고 있다.¹⁾

본 논문은 Chassis 가 Metal 로 구성되고 Cable 을 가지는 통신 제품군을 대상으로 EMC Design Rule 을 개발하고, 개발된 Rule 을 근간으로 EMC Design 을 실현하여 전자파 양립성을 효과적으로 확보한 방법을 제시한다. 이를 위해

1) 전자파를 외부로 직접 방사하는 I: EMI Antennas 를 규명

- 2) EMI Source에서 EMI Antennas로 Noise가 Coupling되는 Mechanism을 실험적, 수치 해석적 방법을 통해 분석
- 3) 분석 내용을 토대로 Low EMI Design을 위한 Rule을 개발
- 4) 이를 제품에 적용하여 전자파 양립성을 효과적으로 확보한 결과를 제시하였다.

II. Emission Mechanism

1. 제품구조

Chassis가 Metal로 구성되는 일반적 통신제품의 구조는 그림 1과 같다.

1) System내부

- 다양한 PCB Assembly
- 이를 연결하는 Cable
- 전장물 및 기구물

2) System 외관

- 금속 Chassis 및 Ventilation Hole
- Power 및 I/O Cable




그림 1. 일반통신제품 구조

2. EMI Source 및 Antennas

전자파를 원천적으로 발생시키는 Device를 EMI Source라고 하고, 이를 외부로 직접적으로 방사하는 부분을 EMI Antennas라고 한다. 그림 1과 같은 구조에서 EMI Source는 여러 Digital부품과 부품들을 연결하는 Trace를 포함하는 PCB이며, EMI Antennas는 Power

Cable, I/O Cable, Ventilation Hole 및 Chassis금속 간의 틈새이다.

그러나 Ventilation Hole과 금속간 틈새를 통한 Emission은 일반화 되어있는 Shielding Design 기술을, Power Cable은 Filtering 기술을 이용하면 효과적으로 전자파 양립성 대응설계를 할 수 있다. 그러나 I/O Cable의 경우는 High Speed Signal의 Waveform 특성을 유지하면서 EMI 대응 설계를 해야 하므로 Power Cable과 같이 Filtering 대책만으로 효과적인 대응을 하는 것은 어렵다. 따라서 I/O Cable은 Chassis가 Metal로 구성되는 통신System에 있어서 EMC Design의 관건이 된다.

3. I/O Cable의 EMI Coupling Mechanism

전자파방사는 그림 2와 같이 EMI Source에서 발생된 Noise가 EMI Antennas로 Coupling되어 일어난다. PCB상에서의 Coupling Mechanism은 그림 3과 같으며 I/O Cable에 Noise전류를 전도하는 PCB상의 I/O Trace에 Noise전류가 유기되는 방법은 다음과 같다.^[2]

- 1) I/O Signal 자체의 Conductive Coupling
- 2) 인접 High Speed Signal의 Capacitive Coupling
- 3) VCC/GND plane Noise Coupling (Capacitive Coupling)




그림 2. Coupling Mechanism




그림 3. PCB상에서의 Coupling Mechanism

3-1. I/O Signal 자체의 Conductive Coupling

Ringing, Overshoot과 같은 Waveform 변화는 EMI Level에 있어 수dB의 차이를 일으킨다. 그림 5, 6은 Ringing이 많은 신호와 Ringing이 없는 신호가 그림 4와 같은 PCB Trace에 흐를 때의 3meter EMI Level을 상용해석 S/W인 EMC-WB를 이용하여 Simulation한 것이다. Ringing이 많은 신호가 약 7dB정도 높은 EMI Level을 보인다. Antennas 구조는 동일하나 EMI Level이 큰 차이를 보이는 이유는 Time Domain에서 바라다 본 신호는 유사하지만 Frequency Domain에서 Energy 분포를 분석하면, 왜곡 정도에 따라 High Frequency에서 큰 차이를 가지기 때문이다. 이를 통해 Trace에 흐르는 전류는 최대한 Distortion을 억제하는 것이 EMI 관점에서 유리하다는 것을 말해준다.^[3]




그림 4. Test PCB 구성도




그림 5. Ringing이 있는 Waveform과 EMI Level




그림 6. Ringing이 없는 Waveform과 EMI Level

3-2. 인접 High Speed Signal의 Capacitive Coupling

I/O Cable emission의 정도를 분석하기 위해서 하나의 Driver와 Receiver로 구성되는 간단한 PCB를 제작하였으며 그림 7과 같다. Test PCB의 Lumped

Circuit Model은 그림 8과 같으며, High Speed trace 와 이에 인접한 I/O trace 간의 X-talk을 설명하기 위한 Capacitive Coupling Model이다. High Speed Trace에 흐르는 Signal은 I/O Trace와의 사이에 형성된 Mutual Capacitance로 인해 I/O trace에 Noise 전류를 유기한다. 이 Noise 전류는 I/O trace에 연결된 Cable을 통해 System 외부로 전달되고 높은 Emission을 일으키게 된다. I/O Cable emission을 3meter EMI Level을 측정한 결과가 그림 9이다. 또한 그림 7과 같이 High Speed Trace에 10mm 이격 된 거리에 Conductor를 설치하고, 이 Conductor에 0.7meter Cable을 연결한 경우의 EMI Level을 측정하여 그림 10의 결과를 가졌다. Cable이 연결되는 경우 15dB 이상의 Emission Level 증가를 보인다. 이는 Cable이 효율적인 Antennas로 작용하여 매우 낮은 Noise 전류에도 높은 Emission을 일으키기 때문이다. 또한 측정결과에서 약 120MHz 근처에서 최대 전계 분포를 가지며, 이는 Wire 길이가 파장의 1/4이 되는 주파수에서 발생하는 Wire Resonance로 분석된다.^[4]




그림 7. Test PCB 구성도




그림 8. Test PCB의 Lumped Circuit Model




그림 9. No Cable

그림 10. 10mm D

또한 그림 11, 12는 Cable과 High Speed Signal의 인접거리를 10mm에서 3mm, 1mm로 변화 시켜 전계강도를 측정한 결과이다. 인접거리가 적어짐에 따라 전계강도는 급격히 높아남을 알 수 있다.




표 1은 Cable의 유, 무 및 Cable과 High speed Trace 거리에 따른 EMI Level이다.

표 1. Coupling Distance 변화에 따른 EMI Level



	No Cable	10mm	3mm	1mm
전계강도 dB μ V	20	45	55	70

X-talk은 I/O Cable의 EMC Design에 있어 매우 중요한 변수이며, High Speed Trace와 I/O Trace의 Coupling Distance는 매우 중요함을 알 수 있다.

3-3. VCC/GND plane Noise Coupling (Capacitive Coupling)

Digital부품의 Switching, Trace 전류의 Common Impedance Coupling 등에 의해 GND Plane과 VCC Plane에 Noise가 발생한다. 이 Noise 전류는 외부로 나가는 GND 또는 VCC Line에 Conductive Coupling을 통해 Emission된다. 또한 VCC 또는 GND Plane 위에 놓여진 Trace에 3-2에서 설명된 Trace 간 Coupling과 유사한 Capacitive Coupling에 의해 Emission 되기도 한다. 그림 14는 PCB상에 Cable이 없는 경우의 측정 결과이다. 그림 15는 그림 7에서 Trace와의 X-talk을 방지하기 위해 Trace와 50mm로 이격 시키고 했을 경우의 측정 결과이다. 이를 통해 VCC Plane Noise의 Cable Coupling 정도를 추정할 수 있다. 그림 16은 그림 13에서와 같이 VCC Plane에 Cable을 연결하였을 때의 측정 결과이다. VCC Plane과 Cable 간 Coupling을 유도하는 경우 약 30dB의 EMI Level 증가가 있다. 이를 통해 VCC Plane은 EMI Noise가 Zero인 평면이 아니며, VCC Plane과 Wire가 연결되

어 있지 않은 경우에도 VCC Plane 상의 Noise가 Wire로 천이 되어 Emission됨을 알 수 있다. 이러한 GND/VCC Plane 상의 Noise 문제는 High Frequency로 갈수록 Switching 횟수가 증가하므로 급증하며, I/O Cable의 Design에 있어 중요한 인자로 작용한다.



III. EMC Design Rule 도출 및 제품적용

1. EMC Design Rule 도출

이상의 Mechanism 분석결과를 토대로 Low EMI Design을 위해 서는 다음의 항목을 고려해야 한다.

- Data Signal Distortion 최소화
- High Speed Signal과의 X-talk 최소화
- VCC/GND Plane Noise Coupling 억제

따라서 Mechanism 분석과 동일한 실험 및 사용 S/W를 이용한 Simulation 방법을 이용하여 Design Rule을 설정하였다.

1-1. Data Signal Distortion 최소화 Rule

- Data Line의 Signal이 왜곡되어 발생되는 High frequency 잡음전류와 CM Noise가 Cable로 Coupling되는 것을 Suppression 하기 위해 Parallel Capacitance를 Connector 전단에 실장 할 것
- Ringing 대책을 위하여 Series Resistor를 실장 할 것

1-2. High Speed Signal의 I/O Line로의 X-talk 최소화 Rule

- X-talk에 영향을 미치는 요소는 High Speed Signal과 I/O Line의 coupling length와 Trace 간 간격이므로, 부품배치단계에서 I/O Device를 Connector 단에 최소거리에 배치
- Routing 단계에서 High Speed와 I/O trace를 최대한 이격 시킬 것

1-3. VCC/GND Plane Noise Coupling 최소화 Rule

- VCC/GND Plane Noise의 Coupling을 최소화를 위해서는 I/O trace와 VCC/GND Plane이 Parallel하게 Coupling 되는 Length를 최소화하는 것이 중요하다. 따라서 I/O를 Connector 인접거리에 배치할 것
- GND/VCC Plane Noise의 상당부분은 Switching Noise에 의해 기인하므로, Switching Noise를 최소화하기 위해 De-coupling Capacitor를 충분히 활용할 것
- CM noise Suppression을 위해 Cable 인입단에 Ferrite Core 실장

2. EMC Design Rule 제품 적용 결과

EMC 특성은 Design 단계에서 대부분 결정이 되므로 위의 Rule을 적용한 Design을 실행하였다. 그림 17은 Rule을 적용하기 이전의 구형 Model에 대한 EMI 측정결과이며, 그림 18은 Design Rule을 적용한 개발제품의 측정결과이다.




그림 17. EMC Design Rule 미 적용 설계제품




그림 18. EMC Design Rule 적용 설계제품

IV. 결 론

일반적인 통신제품의 전자파 양립성 확보에 중요한 인자들에 대하여 Emission Mechanism을 분석하고, Emission을 최소화하기 위한 방안을 도출하였다. 이를 Design에 활용할 수 있도록 Rule화하여 제품개발에 적용하였다. 이를 통해 Low EMI 통신 System을 개발하였다. EMC Design의 성공여부는 제품의 Emission Mechanism 분석을 통해 구축된 충분한 Rule을 바탕으로 개발에 효과적으로 활용할 수 있는 Design Procedure가 중요하다고 생각한다. 따라서 향후 효율적인 Design 접목을 위한 Procedure에 중심을 둔 연구를 지속하는 것이 필요할 것으로 판단된다.

참고문헌

- [1] Tim Williams, *EMC for Product Engineer*, Newnes, 1998.
- [2] Donald R. J. White, Michael Mardigian, *EMC Control Methodology and Procedures, Interference Control Technology*, 1985.
- [3] A. knobloch, H.Garbe, et al, "Shielded or unshielded twisted-pair for high speed data transmission", *IEEE EMC Symposium*, pp. 112-117, 1998.
- [4] R.P.Clayton, *Analysis of Multiconductor Transmission Line*, John Wile, 1994.