

# LTCC를 이용한 MCM VCO 제작에 관한 연구

이영신 · 곽승범 · 유찬세 · 이우성 · 강남기 · 박종철

전자부품연구원

(E-mail: cockar@nuri.keti.re.kr)

## A Study on the Fabrication of MCM VCOs using LTCC

Y. S. Lee · S. B. Kwak · C. S. Yoo · W. S. Lee · N. K. Kang · J. C. Park

Korea Electronics Technology Institute

### 1. 서 론

PCS(Personal Communication Service) 사업이 1998년부터 서비스를 시작한 이래 국내 이동통신 시장은 최근 급격한 발전을 보인 것이 사실이다. 그러나 이러한 통신 시장의 외형적인 성장에도 불구하고 각종 통신기기에 사용되는 부품들의 설계 및 제작 기술은 아직 미약하다고 할 수 있다. 본 논문은 초고주파 대역 송수신 모듈의 핵심부품 중의 하나인 VCO에 대한 연구이다. 발진기의 특성은 시스템의 성능에 직접적인 영향을 미치므로 온도 안정성이 뛰어나야 하며 주파수 안정도 또한 우수해야 한다. 발진기의 위상잡음은 수신단의 SNR을 감소시키게 되며 CDMA 디지털 송수신기의 BER을 증가시키게 되므로 Q 값이 우수한 공진회로와 잡음특성이 우수한 능동소자로 회로를 구현하여야 한다. 이제까지는 높은 Q 값을 구현하기 위해 온도와 주파수에 안정적인 유전체 공진기를 공진부로 사용하는 유전체 공진 발진기에 대한 연구가 진행되어져 왔다. 그러나 유전체 공진기를 사용할 경우 사이즈가 커지는 단점이 있어 상용 주파수 대역 보다는 X-band 이상의 높은 주파수 대역에서나 채택되고 있는 실정이다. 본 논문에서는 적층 공정을 이용하여 세라믹 다층 기판 내부에 수동소자를 집적한 VCO를 제작하였는데, 유전체 세라믹 기판을 이용함으로써 높은 Q 값을 구현하였고 따라서 우수한 잡음특성을 얻을 수 있었다. 동시에 R, L, C 등의 수동소자들을 모듈화하여 기판내부에 내장함으로써 부품의 소형화도 꾀할 수 있었다.

### 2. 실험 방법

VCO용 기판을 제작하기 위한 재료는 클래스-세라믹 유전체 재료를 사용하였으며  $50\mu m$ 과  $118\mu m$ 의 두께의 세라믹 쉬트를 사용하였다. 사용한 재료는 NPO특성의 유전체 재료였으며 원통형으로 제작된 시편을 Hakki-Colemann Method 방법으로 측정한 결과 유전율 7.8과 Qf 값은 3000 정도의 특성을 나타내었다.

VCO 기판은 LTCC 공정에 의해 제작되었으며 모듈 제작을 위한 공정도는 그림 1과 같다. 세라믹 쉬트는 닉터블레이드 방법에 의해서 제조되었으며 비아 홀은 Punching Machine에 의해서 형성되었다. 비아는 유전체 층 위아래에 놓여있는 전도체 전극을 연결하기 위해서 사용되었으며 회로 연결에는  $140\mu m$ 의 크기의 홀을 사용하였다. 스크린 프린팅 공정을 통해 각 소자의 패턴을 형성하였으며 이 과정에서 각 소자별로 메쉬 카운터와 에멀젼 두께를 달리하여 원하는 패턴과 소자 특성을 얻을 수 있었다. 패턴 형성에 사용된 전극은 듀폰사의 6142D Ag를 사용하였고 top 레이어의 경우 능동소자의 솔더링을 위해 동사의 6146 Ag-Pd를 사용하였다. 더미 층을 포함하여 모듈에 사용된 층 수는 모두 12개였다. 적층 바는 완전히 절단하지 않고 스코링을 형성하여 소성 후에 절단하는 방법을 택하였다. 사용된 각 소자의 패턴은 개별 소자별로 제작 및 측정 라이브러리 형성

을 통해 그 특성을 검증하였고 HP사의 HFSS를 이용하여 3차원 구조 시뮬레이션을 병행하였다.




그림 1 The flow chart of multi-layer process

그림 2는 제작된 모듈의 단면 개략도를 나타내었다. 그림에서 보는 바와 같이 모듈은 내부의 그라운드 평면을 중심으로 내부 소자들이 분포되어 있는 부분과 레조네이터와 인덕터 쵸크라인이 형성되어 있는 하부 부분으로 나눌 수 있다. 최상부 부분에는 트랜지스터와 SMD 부품 실장을 위한 패드 등과 컨덕터 라인 및 내부의 소자와 연결을 위한 비아가 형성되어 있다. 비아 필링한 비아홀 위에는 랜드 패턴을 형성시켜서 비아 상하의 연결을 확실히 하여 단선을 방지하도록 하였다. 또한 내부에 인가하는 DC전원 및 고주파 특성의 입출력 부분은 비아에 의해서 연결되었다. 내장 소자를 포함한 제작된 LTCC 기판의 크기는  $8 \times 6 \times 0.6$  [mm]이고, 그림 3에서 소성 전후 시 편의 형상 및 크기로 나타내었다. 제작된 기판에 내장된 소자는 레조네이터 및 쵐크라인이 각각 1개였으며 캐패시커가 9개, 저항이 4개이다. VCO를 만들기 위해서 필요한 소자는 내장된 소자 이외에 바렉터 다이오드 1개, 트랜지스터 2개, 고용량 콘덴서 2개, 고용량 인덕터 1개였으며 총 21개의 부품 중에 16개를 내장시켜서 전체 소자의 76%가 내장되도록 3차원적으로 배열하여 구현되었다.




그림 2 Cross Section of the Multilayer Sustrate

그림 3. Photographs of VCO Substrate  
which Green state and Sintered

또한 제작된 모듈기판의 단면 투과사진은 그림 4, 5에 나타내었다. 내부소자의 영상이 투과되어 반영된 상에서는 내부소자의 자취를 확인할 수 있는데 3차원적으로 배열된 인덕터, 쵐크, 비아 및 컨덕터 라인 등이 비아로 잘 연결되어 있음을 확인할 수 있다.




그림 4. Transparent Image of substrate




그림 5. Interlayer pattern

제작된 VCO 회로는 공진부와 궤환회로를 포함하는 발진부에, 발진하는 출력 신호의 안정화를 위해 buffer 증폭기로 구성되어 있다. 발진부는 콜렉터 접지 형태의 Colpitts 발진기가 기본 형태이며, 사용된 실리콘 바이폴라 트랜지스터는 NEC사의 2SC5006을 사용하였으며, 버퍼로는 동사의 2SC5008을 사용하였다. 밸런스 다이오드는 Toshiba사의 1SV280을 사용하였으며 설계도구로는 HP사의 ADS 1.1을 이용하였다. 설계된 회로도를 그림 6에 나타내었다. 그리고 시뮬레이션한 결과는 표1에 측정결과와 함께 비교하였다.




그림 6. VCO schematics

### 3. 결과 및 고찰

그림 7은 HP사의 VCO/PLL 분석기인 HP4352B와 HP8648C 신호 발생기로 측정한 발진기의 출력 특성을 보여주고 있다. 기본 주파수에서 출력의 크기는  $-0.76\text{dBm}$ 이었으며 그림 8에서 보여 주듯 2차 고조파 성분의 전력이  $-22\text{dBm}$ 이므로  $-21\text{dBc}$ 의 고주파 특성을 보여주고 있다. 그림 9는 조정 전압을  $0.5\sim2.5\text{V}$ 로 변화시킨데 따른 주파수의 변화량으로서 VCO의 가변폭을 나타내고 있는데, 약  $18\text{MHz/V}$ 로 원하는 밴드폭을 충족하고 있다. 그림 10은 잡음 특성 결과를 나타내고 있다.  $10\text{k}\text{Hz}$  offset에서는  $-91\text{dBc}/\text{Hz}$ ,  $100\text{kHz}$  offset에서는  $-122\text{dBc}/\text{Hz}$ 로 매우 우수한 잡음특성을 얻었고, 그림 11은 인가 전원의 변화에 따른 주파수의 변화인 푸싱 파규어를 보여주고 있는데, 직류전압  $3.0\pm0.15\text{V}$ 의 가변범위에서  $\pm450\text{kHz}$  정도를 나타내고 있다. 따라서 제작된 VCO가 저위상잡음을 갖고 있음을 알 수 있었다. 표 1에서는 제작된 VCO의 목표사양과 시뮬레이션 및 측정결과를 정리했다.




그림 7. Output Spectrum(measured)




그림 8 . Harmonics(measured)




그림 9. Tuning sensitivity(measured)




그림 10. SSB phase noise(measured)




그림 11. Pushing figure(measured)

Item	Spec.	Simulated data	Measured data	Condition
Supply voltage		3.0±0.15 V		DC bias
Control voltage range		0.5~2.5 V		DC bias
Operating Frequency		1700±15 MHz		-
Output level	-3±3 dBm	≈-2 dBm	≥-2 dBm	3.0±0.15 V
Tuning sensitivity	20 MHz/V	25 MHz/V	≈18 MHz/V	Vt=0.5~2.5 V
Harmonics	≥-15 dBc	≥-15 dBc	≥-20 dBc	Compared with fundamental
Pushing figure	≤±800 kHz	≤±500 kHz	≤±450 kHz	3.0±0.15 V
Pulling figure	≤±1000 kHz	-	≤±200 kHz	VSWR=2.0 for all phase
SSB phase noise	≥112dBc/Hz	≥125dBc/Hz	≈122dBc/Hz	@ 100 kHz offset
Current consumption	≤10 mA	8.5 mA	≈9 mA	3.0 V supplied
Size	-	-	8×6×0.6 mm <sup>3</sup>	-

표 1. Data sheet including specs., simulated and measured

## 참고문헌

- [1] Gullermo Gonzalez, "Microwave transistor amplifier analysis and design", Prentice-Hall

Inc., 1984

- [2] G. D. Vendelin, "Microwave Circuit Design using Linear and Nonlinear Techniques, John Wiley & Sons, 1990
- [3] W. A. Vitriol and J. I. Steinberg, "Development of a Low Temperature Cofired Multilayer Ceramic Technology," in *The International Journal for Microelectronics*, International Soc. for Hybrid Microelectronics, Philadelphia, pp. 593-598 (1983).
- [4] H.Kannda, R.C. Mason, C. Okabe, J.D. Smith and R. Velasques,"Buried Resistor and Capacitor for Multilayer Hybrids", *Proceedings of the 1995 International Symposium on Microelectronics*, p.47
- [5] 7. K. Drüe, H. Thust, "RF-Behavior of Printed Resistors in the Frequency Range up to 6 GHz", *Proceedings of the 1996 International Symposium on Microelectronics*, Minneapolis, Minnesota, Oct 8-10, pp 66-70, 1996.
- [6] H. Thrust, K. Drüe, T. Thelemann, E.K.Polzer, J.Müller, "Performance of Buried Resistors in Green Tape <sup>TM</sup> 951", pp 48-53, *Proceeding of the 1997 International Symposium on Microelectronics*, 1997.