

**다결정 실리콘 박막 트랜지스터 특성에 미치는
뒷 게이트 바이어스 효과에 관한 연구
(A Study on the back bias effects on the electrical performance of poly-Si
TFTs)**

서울대학교 재료공학부 김기범, 윤여건, 박혜향, 주승기

1. 서 론

대면적 평판 디스플레이로 주목받고 있는 다결정 실리콘 박막 트랜지스터는 상용화중인 비정질 실리콘에 비해 높은 전계 이동도로 인해 구동 회로 동시 집적 및 고정세화에 큰 장점을 지니고 있다. 이에 따라 고온에서 견디기 힘든 유리 기판 위에 다결정 실리콘을 형성하는 방법에 관해 여러 연구가 진행되고 있다. 이 중 금속 초박막을 이용하여 저온(500°C 이하)에서 비정질 실리콘을 결정화시키는 동시에 소자 채널 내에 금속오염을 최소화시킬 수 있는 금속유도측면 결정화(Metal Induced Lateral Crystallization, MILC)방법이 개발되었으며¹⁾, 다결정 실리콘 박막 형성을 위한 기판으로 실리콘 산화웨이퍼에서 상용 유리기판을 사용 가능케 하였다.

그러나, 실제 응용되기 위해서는 누설전류를 $1\text{pA}/\mu\text{m}^2$ 이하수준으로 낮추어야 한다. 따라서 이를 위해 뒷 전극 바이어스를 인가시키는 새로운 구조의 다결정 실리콘 박막 트랜지스터를 제안했으며 이에 따른 소자의 특성을 분석하였다.

2. 실험 방법

corning glass(7059)위에 몰리브덴(Mo) 또는 도핑된 다결정 실리콘 박막을 conducting underlayer로 형성하였다. 실리콘 산화막으로 소자와 절연시킨 후 플라즈마 화학 증착법에 의해 1000Å의 비정질 실리콘 박막을 증착한 다음 active island 패턴을 형성하였다. ECR(Electron Cyclon Resonance) PECVD를 이용하여 1000Å의 게이트 산화막을 형성한 후, 스퍼터링으로 증착된 2000Å의 몰리브덴(Mo)을 게이트로 형성하였다. Ni-offset구조²⁾를 위해 먼저 감광제로 패턴을 형성하고 전면에 20Å 두께의 Ni을 증착시킨 후 감광제와 함께 감광제 위에 증착된 니켈을 제거하는 리프트 오프법(Lift-off)을 사용하였다. 소스/드레인 및 conducting underlayer 형성 시 도핑은 이온질량 주입법(Ion Mass Doping, IMD)을 이용하였으며 500°C, 수소(H_2)분위기로 10시간 이상 열처리하여 결정화시켰다.

3. 실험 결과

뒷 게이트 바이어스가 양, 음 및 크기에 상관없이 on-current 특성 변화는 관찰되지 않았으며 문턱전압 이하의 전류 및 최소누설전류(minimum leakage current)의 특성이 크게 변하였으며 음의 뒷 게이트 바이어스를 인가함으로써 문턱전압이하 기울기 및 최소누설전류를 향상시킬 수 있었다.

1) Seok-woon Lee, IEEE Electron Device Letters, Vol. 17, No. 4, pp160-162, 1996

2) Tae-Hyung Ihn, Tae-Kyung Kim, Byung-II, Seung-Ki Joo, Microelectronics Reliability, 39 pp53-p58, June 1998.