Proceedings of the Korean Information Science Society Conference (한국정보과학회:학술대회논문집)

  • 2000.04a
  • /
  • Pages.18-20
  • /
  • 2000
  • /
  • 1598-5164(pISSN)
Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

A Timing-Driven Synthesis of Arithmetic Circuits using Carry-Save-Adders

캐리-세이브 가산기를 이용한 지연시간 최적화를 위한 연산기 합성

  • 김태환 (한국과학기술원 전산학과 첨단정보기술연구센터(AlTrc)) ;
  • 엄준형 (한국과학기술원 전산학과 첨단정보기술연구센터(AlTrc)) ;
  • 김영태 (한국과학기술원 전산학과 첨단정보기술연구센터(AlTrc)) ;
  • 여준기 (한국과학기술원 전산학과 첨단정보기술연구센터(AlTrc)) ;
  • 홍성백 (한국과학기술원 전산학과 첨단정보기술연구센터(AlTrc))
  • Published : 2000.04.01
Download PDF
⟨ Previous Next ⟩

Abstract

캐리-세이브 가산기(CSA)는 연산식의 빠른 수행을 위해 가장 일반적으로 쓰이는 연산기중에 하나이다. 일반적인 CSA 적용의 근본적인 한계로는, 연산 회로중에 바로 덧셈 연산으로 변환되는 부분만이 적용이 가능하다는 사실이다. 이러한 제한점을 극복하기 위하여, 우리는 간단하고도, 효율적인 CSA 변환 방법을 제시한다. 이들은(1) 멀티플랙서를 포함한 최적화, (2) 회로 경계를 포함한 최적화, (3) 곱셈기를 포함한 최적화이다. 이러한 방법을 포함하여, 우리는 전체적인 회로에서 CSA를 충분히 사용할수 있는 새로운 지연시간 최적화를 목표로 하는 CSA 변환 방법을 만들어 내었다. 실험에서는 실제적인 여러 회로에 대해 제시된 방법이 효율적임을 보였다.

Keywords