

단상 Three-level boost converter의 역률개선

오정언, 서영조, 조성민, 박종찬*, 전희종
승실대학교, 오산대학*

Power Factor Improvement of Single-Phase Three-level Boost Converter

Jeong-Eon Oh, Young-Jo Seo, Seong-Min Cho, Jong-Chan Park*, Hee-Jong Jeon
Soongsil University, Osan College*

ABSTRACT

In this paper, Power factor correction circuit of single-phase three-level boost converter is proposed. The advantage of the proposed control scheme for three-level boost converter are low blocking voltage of each power device, low THD(Total Harmonic Distortion) and high power factor. The control scheme is based on the current comparator, capacitor compensator and region detector. In simulations, the proposed system is validated.

1. 서 론

안정된 DC 출력전압 제공을 목적으로 AC/DC 컨버터는 산업현장 뿐만 아니라 여러분야에 널리 사용되고 있다. 기존의 AC/DC 컨버터는 다이오드 정류기나 위상제어 정류기를 주로 사용하였다. 이들 정류기들은 구조가 간단하고 제어가 간편하며 저비용의 장점을 갖추고 있지만 교류 입력측에 많은 양의 고조파가 발생하고 역률저하에 의해 전력 계통에 악영향을 끼치는 단점을 갖고 있다. 최근에는 부하변동에 따른 고속응답, 교류입력측의 단위 역률제어, 고신뢰성, 고효율, 소용량화를 지향하고 있다.

고전압 또는 고전력 분야에서, 기존의 AC/DC 컨버터는 높은 전압 또는 전류 스트레스를 견디는 전력 스위치가 일반적으로 요구된다. 그러나 한 개의 스위치는 높은 전압, 전류 스트레스를 견딜 수 없다. 또한 이러한 시스템에 사용된 전력 스위치는 스위칭 소자에 고전압·고전류 스트레스를 받는 단점과 더불어 전력 스위칭 소자의 크기가 커지고 비용이 매우 높아진다. 더 나은 고조파 스펙트럼을 얻고 낮은 비용의 전력 스위칭 소자를 이용하기 위해, 최근 multilevel 컨버터는 고전력, 고전압 응용

에 사용된다.

본 논문에서 제안된 단상 three-level boost converter의 제어회로는 각 전력스위칭 소자의 낮은 전압으로 인하여 스위칭 소자에 부담이 줄고, 일반 컨버터에 비하여 낮은 고조파, 고역률을 가지는 장점이 있다.

주회로로 사용된 단상 three-level boost converter의 제어알고리즘은 시뮬레이션을 통해 입증했다.

2. 본 론

2.1 시스템 구성 및 동작원리




그림 1 Three-level boost converter 구성

Fig. 1 Configuration of Three-level boost converter

그림 1에서 단상 three-level boost converter는 단상 다이오드 브리지($D_3 \sim D_6$), 부스트 인덕터 L_s , 두 개의 커패시터(C_1, C_2), 두 개의 fast recovery diode(D_1, D_2), 두 개의 전력 스위치(T_1, T_2)로 구성된다. 단상 three-level boost converter의 주목적은 교류 입력이 단위 역률을 가진 정현전류를 만들고 안정한 dc 전압을 유지하기 위함이다.

2.1.1 동작모드 1 [T_1, T_2 off]

이 작동 모드에서 전력 스위치 T_1 과 T_2 는 모두 오프이고 다이오드 D_1 과 D_2 는 도통된다. DC 링크 전압 v_{12} 는 출력 커패시터 전압 v_{Cl} 과 같다.

인덕터 전류는 $(|v_s| - v_o)/L_s$ 의 기울기를 가지고 감소한다. 인덕터 전류는 출력 커패시터 C_2 를 충전하고 부하에 공급된다. 이 동작모드의 방정식은 다음과 같다.

$$|v_s| = L_s \frac{di_L}{dt} + v_{C2} \quad (1)$$

$$C_1 \frac{dv_{C1}}{dt} = 0 \quad (2)$$

$$C_2 \frac{dv_{C2}}{dt} + \frac{v_{C2}}{R} = i_L \quad (3)$$

2.1.2 동작모드 2 [T_1 off, T_2 on]

전력 스위치 T_1 은 오프되고 T_2 는 온된다. D_1 은 도통되고 D_2 는 역 바이어스 된다. 인덕터 전류는 전력 스위치 T_2 를 통해 흐르고, 커패시터 C_1 은 방전, 커패시터 C_2 는 충전한다. DC 링크전압 v_{12} 는 $v_{C2} - v_{C1}$ 와 같다. 만일 정류된 공급전압이 전압 $v_{C2} - v_{C1}$ 보다 더 크면 인덕터 전류는 증가하고 작으면 감소한다. 방정식은 다음과 같다.

$$|v_s| = L_s \frac{di_L}{dt} + v_{C2} - v_{C1} \quad (4)$$

$$C_1 \frac{dv_{C1}}{dt} = -i_L \quad (5)$$

$$C_2 \frac{dv_{C2}}{dt} + \frac{v_{C2}}{R} = i_L \quad (6)$$

2.1.3 동작모드 3 [T_1 on, T_2 off]

이 모드에서 전력 스위치 T_1 은 온되고 T_2 는 오프된다. 다이오드 D_1 은 역 바이어스되고 D_2 는 도통된다. 인덕터 전류는 전력 스위치 T_1 과 커패시터 C_1 을 통해 흐른다. 부하전류는 커패시터 C_2 를 방전한다. DC 링크전압 v_{12} 는 v_{C1} 과 같다. 만약 정류된 공급전압 $|v_s|$ 가 커패시터 전압 v_{C1} 보다 크면, 인덕터 전류는 $(|v_s| - v_{C1})/L_s$ 의 기울기를 가지고 증가하고 작으면, 인덕터 전류는 $(|v_s| - v_{C1})/L_s$ 의 기울기를 가지고 감소한다. 이 동작모드에서 방정식은 다음과 같이 표현된다.

$$|v_s| = L_s \frac{di_L}{dt} + v_{C1} \quad (7)$$

$$C_1 \frac{dv_{C1}}{dt} = i_L \quad (8)$$

$$C_2 \frac{dv_{C2}}{dt} + \frac{v_{C2}}{R} = 0 \quad (9)$$

2.1.4 동작모드 4 [T_1 , T_2 on]

이 모드에서 두 개의 전력 스위치는 온되고 두 다이오드 D_1 과 D_2 는 역 바이어스된다. 부하전류는 커패시터 C_2 를 방전한다. DC 링크전압 v_{12} 는 이 작동모드에서 0이다. 동작모드 4의 방정식은 다음과 같다.

$$|v_s| = L_s \frac{di_L}{dt} \quad (10)$$

$$C_1 \frac{dv_{C1}}{dt} = 0 \quad (11)$$

$$C_2 \frac{dv_{C2}}{dt} + \frac{v_{C2}}{R} = 0 \quad (12)$$

전력 스위치의 상태에 따라서, 컨버터의 방정식은 다음과 같이 표현된다.

$$\frac{di_L}{dt} = -\frac{T_2 - T_1}{L_s} v_{C1} + \frac{T_1 - 1}{L_s} v_{C2} + \frac{|v_s|}{L_s} \quad (13)$$

$$\frac{dv_{C1}}{dt} = \frac{T_1 - T_2}{C_1} i_L \quad (14)$$

$$\frac{dv_{C2}}{dt} = \frac{1 - T_1}{C_2} i_L - \frac{v_{C2}}{RC_2} \quad (15)$$

본 논문에서 커패시터 전압 v_{C1} 은 커패시터 v_{C2} 의 반으로 제어된다. DC 링크전압은 기존의 two-level 대신에 three-level 전압 패턴($0, v_o/2, v_o$)이 발생한다. 선택된 작동모드에 의하여, 제안된 단상 three-level boost converter는 고역률과 낮은 전류 왜곡을 가지는 정현전류를 만들 수 있다.

2.2 제어원리

제안된 제어회로의 동작영역은 그림 2와 같이 three-level 전압 패턴 v_{12} 를 발생하기 위해 선택된다. 출력 전압 v_o 는 공급전압의 피크보다 크고 피크공급전압의 두배보다 적게 제어된다.




그림 2 정류된 선전압과 동작영역

Fig. 2 Rectified line voltage and operation region

2.2.1 동작영역 1 [$0 < |v_s| < v_o/2$]

커패시터 전압 v_{C1} 과 v_{C2} 는 정류된 선전압

$|v_S|$ 보다 크다. 동작모드 4는 부스트 인덕터 전압이 이 모드에서 양이므로 인덕터 전류를 증가하기 위해 선택된다. 동작모드 2와 3은 이 작동 영역에서 인덕터 전류를 감소하기 위해 사용된다. 이 작동영역에서 DC 링크전압 v_{12} 는 two 전압 레벨(0과 $v_o/2$)로 나타난다.

2.2.2 동작영역 2 [$v_o/2 < |v_S| < v_o$]

DC 링크전압 v_{12} 는 이 영역에서 $v_o/2$ 와 v_o 로 나타난다. 동작모드 2와 3은 $(|v_S| - v_o/2)/L_S$ 의 기울기를 가지고 인덕터 전류는 증가한다. 동작 모드 1은 이 작동영역에서 인덕터 전류를 감소하기 위해 선택된다.

간단한 전류 제어기를 설계하기 위해, 히스테리시스 제어기는 사용된다. 인덕터 전류오차는 다음과 같이 표현된다.

$$\Delta i_L = i_L^* - i_L \quad (16)$$

i_L^* 은 정류된 공급전압과 동상인 인덕터 전류 자령치이고, i_L 은 실제 인덕터 전류이다. 만일 인덕터 전류오차가 미리 지정된 히스테리시스 범위 h 안에서 재어된다면, 인덕터 전류는 제한된 전류 왜곡을 가지고 전류 자령치를 따라갈 것이다. 균일한 전압 파형을 유지하기 위해, 커패시터의 전압 균형 문제는 제안된 제어회로에 고려됐다. 두 개의 커패시터 전압 v_{C1} 과 v_{C2} 는 측정되고 적절한 커패시터 전압을 보상하기 위해 제어기에 공급된다.

제어신호(k_1, k_2, k_3)는 제안된 제어회로에 사용되고 다음과 같이 정의된다.

$$k_1 = \begin{cases} 1, & \Delta i_L > h \\ 0, & \Delta i_L < -h \end{cases} \quad (17)$$

$$k_2 = \begin{cases} 1, & v_{C1} > v_{C2} - v_{C1} \\ 0, & v_{C1} < v_{C2} - v_{C1} \end{cases} \quad (18)$$

$$k_3 = \begin{cases} 1, & |v_S| > \min(v_{C1}, v_{C2} - v_{C1}) \\ 0, & |v_S| < \min(v_{C1}, v_{C2} - v_{C1}) \end{cases} \quad (19)$$

k_1 은 Current Controller의 출력, k_2 는 커패시터 전압 불균형 문제를 개선하기 위해 사용된 Capacitor Compensator 출력, k_3 는 동작영역을 나타내기 위한 Region Detector의 출력이다.

그림 3은 제안된 제어회로의 블록 다이어그램을 보여준다. 선전압과 동상이 되는 선전류를 얻기 위해, 선전류 자령치는 PLL과 Voltage Controller에 의해




그림 3 제안된 제어기의 블록다이어그램

Fig. 3 Block diagram of proposed controller

생성된다. Current Controller는 인덕터 전류를 제어하기 위해 사용된다. 안정한 커패시터 전압을 생산하기 위해, Capacitor Compensator는 사용된다. Region Detector는 적당한 동작영역을 결정하기 위해 사용된다. 두 개의 전력 스위치의 스위칭 신호는 표 1에 보여진 것처럼 3개의 디지털 제어신호의 상태에 따라서 발생한다.

표 1 스위칭 신호와 제어신호의 관계

Table 1 Relation between the switching signal and control signal

k_1	k_2	k_3	(T_1, T_2)	v_{12}
0	0	0	(1, 0)	v_{C1}
		1	(0, 0)	v_{C2}
	1	0	(0, 1)	$v_{C2} - v_{C1}$
		1	(0, 0)	v_{C2}
1	0	0	(1, 1)	0
		1	(1, 0)	v_{C1}
	1	0	(1, 1)	0
		1	(0, 1)	$v_{C2} - v_{C1}$

카르노맵을 사용하여 간단히 하면, 전력스위치의 스위칭 상태와 3개의 디지털 신호 사이의 관계는 다음과 같다.

$$T_1 = k_1 \bar{k}_2 + k_1 \bar{k}_3 + \bar{k}_2 \bar{k}_3 \quad (20)$$

$$T_2 = k_1 k_2 + k_1 \bar{k}_3 + k_2 \bar{k}_3 \quad (21)$$

2.3 시뮬레이션 결과

제안된 제어 알고리즘을 증명하기 위해 Psim을

사용하여 시뮬레이션 하였다. 시뮬레이션에 사용된 파라미터는 표 2와 같다.

표 2 시뮬레이션 파라미터

Table 2 Simulation parameter

AC 전압	110 [V _{rms}]
DC 출력전압	200 [V]
L_s	3 [mH]
C_1, C_2	2200 [μ F]
Load	50 [Ω]

그림 4는 제안된 제어회로의 디지털 제어신호(k_1, k_2, k_3)와 스위칭신호(T_1, T_2) 그리고 DC 링크전압 v_{12} 를 보여준다.




그림 4 디지털 제어신호와 스위칭 신호

Fig. 4 Digital control signal and switching signal

그림 5는 제어된 선전압, 선전류의 전압 파형을 보여준다. 정현적인 모습으로 입력전압과 동상인 선전류의 모습을 나타내고 있다.




그림 5 선전압과 제어된 선전류

Fig. 5 The line voltage and controlled line current waveforms

그림 6은 커패시터 전압 v_{C1}, v_{C2} 의 안정된 모습을 보여주고 있다.




그림 6 커패시터 전압

Fig. 6 Capacitor voltage

3. 결 론

단상 three-level boost converter의 제어회로는 제안됐다. 기존의 Two-level converter 대신에 제안된 three-level boost converter는 각 전력스위칭 소자의 낮은 전압으로 인하여 스위칭 소자에 부담이 줄고, 일반 컨버터에 비하여 낮은 고조파, 고역률을 가지는 장점을 갖는다. 또한 look-up table에 기반한 제어 알고리즘은 아날로그 회로 또는 디지털 제어기로 쉽게 구현이 가능하다. 제안된 회로에 기반하여, 고역률, 낮은 전류왜곡 그리고 안정한 커패시터 전압은 시뮬레이션을 통하여 입증하였다.

참 고 문 헌

- [1] J. S. Lai, and F. Z. Peng, "Multilevel Converters-a New Breed of Power Converters", IEEE Trans., 1996, IA-30, (3), pp. 509-551.
- [2] Daniel W. Hart, "Introduction to power electronics", PRENTICE HALL
- [3] R.W.Menzies, P.Steriner, and J.K.Sterinke, " Five-Level GTO Inverters for Large Induction Motor Drives", IEEE Trans., 1994, IA-30, (4), pp.938-943.
- [4] M Carpita, S. M. Tenconi, and M. Fracchia, " A Novel Multilevel Structure for Voltage Source Inverter", EPE-91, European power electronics and applications, 1991, pp. 90-94.
- [5] Bose, " Power electronics and variable frequency drives", IEEE PRESS
- [6] BARTON, "Rectifiers, Cycloconverters and AC controllers", OXFORD
- [7] J. C. Salmom, "Circuit Topologies for Single-Phase Voltage-Doubler Boost rectifiers", IEEE Trans, on PE, vol. 6, 1993, pp. 521-529.