

80-MW 클라이스트론 부하용 대출력 펄스 트랜스포머의 설계

장성덕, 정성훈, 오종석  
포항공과대학교 가속기연구소

Design of a High-Power Pulse Transformer for the 80-MW Klystron Load

S. D. Jang, S. H. Chung, J. S. Oh  
Pohang Accelerator Laboratory, Postech

**Abstract** - 포항 방사광 가속기의 선형 가속기에서는 80-MW 클라이스트론 부하를 구동하기 위하여 최대 펄스 정격출력 200 MW(400kV, 500A, 평탄도 4.4 μs)인 대출력 펄스 트랜스포머가 요구된다. 펄스 트랜스포머는 펄스 전원공급 장치(Modulator)로부터 대출력 부하(Klystron)로 펄스 에너지를 전달하며 임피던스 정합을 시키는 기능을 한다. 모듈레이터의 고전압 출력 펄스에서 RF 에너지를 발생시키는데 사용되는 유효 출력 에너지는 출력 펄스의 평탄부의 에너지에 해당된다. 그러므로, 펄스 트랜스포머는 빠른 상승시간을 가지는 것이 요구된다. 빠른 상승시간을 얻기 위하여 누설자속, 분포용량이 작게 되도록 설계하여야 한다.

하여 단순화 시킨 등가회로의 동작을 해석함으로써 최적의 펄스 출력을 얻기 위한 자화 인덕턴스(L<sub>p</sub>), 누설자속(L<sub>l</sub>), 분포용량(C<sub>D</sub>)과 같은 펄스 트랜스포머 변수들을 결정할 수 있다[7][8].

1. 서론

선형 가속기에서 펄스전원 장치로서 200 MW 모듈레이터(Modulator)를 사용하고 있다. 라인 타입 모듈레이터에서 고전압의 펄스를 직접 만들어 내는 것은 사이라트론(Thyratron) 등의 스위치 소자나 그 외 부품의 절연 내압상 제약을 받게된다. 그러므로, 펄스 트랜스포머를 사용하여 펄스전원에서 얻어지는 1차 펄스를 필요로 하는 높은 전압까지 승압하는 것이 좋으며, 승압의 방법으로써 트랜스포머를 이용하면 펄스 전원과 부하와의 임피던스 정합을 취할 수 있어 편리하다. 모듈레이터의 고전압 출력 펄스에서 RF 에너지를 발생시키는데 사용되는 유효 출력 에너지는 출력 펄스의 평탄부의 에너지에 해당된다. 따라서, 최대효율을 얻기 위하여 펄스의 상승시간이 최소가 되어야 한다. 주파수 대역 폭과 용량특성은 모듈레이터의 출력 펄스가 최소의 왜곡(Distortion)과 감쇠(Attenuation)를 가지고 전달되도록 설계되어야 한다.

본 논문에서는 최대 펄스 정격출력 200 MW 인 대출력 펄스 트랜스포머에 대한 등가회로와 트랜스포머 파라미터의 관계 해석, 주요 설계변수에 대한 고찰, 에너지 효율 향상을 위한 최적 설계과정, 설계된 파라미터를 기초로 한 출력펄스특성에 대한 시뮬레이션을 수행하였다.

2. 펄스 트랜스포머 등가회로 해석

2.1 등가회로

구형의 펄스파형에서 상승부분은 높은 주파수 성분 에 관계되고, 평탄부는 낮은 주파수 성분을 포함한다. 따라서, 펄스 트랜스포머가 펄스의 상승 및 평탄부에 있어서 어떠한 응답을 보이는지 각각의 등가회로에 대하여 조사해 볼 필요가 있다. 그림 1 은 펄스전원, 펄스 트랜스포머, 부하를 포함하는 펄스 시스템에 대한 등가회로를 나타낸다[1-5], 주어진 펄스폭(τ)과 부하(R<sub>L</sub>)에 대




그림 1 펄스 시스템의 등가회로  
Fig. 1 Equivalent circuit of the pulse system

2.2 상승시간 해석

해석을 간단하게 하기 위하여 입력저항과 같은 정합된 부하에서 동작하는 승압 펄스 트랜스포머의 경우에 대하여 설명한다. 높은 주파수 성분에 대해서는 그림1의 등가회로에서 자화 인덕턴스(L<sub>p</sub>)는 부하(R<sub>L</sub>)에 비해 큰 임피던스이므로 생략한다. 코어저항(R<sub>C</sub>)도 부하저항에 비교해서 크다고 볼 수 있으므로 무시한다[3][4]. 이 등가회로에 대해서 전압 방정식을 세우면 다음과 같은 2계 제차형 미분 방정식이 얻어진다.

$$\frac{d^2 i_L}{dt^2} + 2a \frac{di_L}{dt} + bi_L = c \tag{1}$$

여기서,

$$2a = \left( \frac{R_G}{L_T} + \frac{1}{C_T R_L} \right)$$

$$b = \frac{1}{L_T C_T} \left( -\frac{R_G + R_L}{R_L} \right)$$

$$c = \frac{V_G}{L_T C_T R_L}$$

가 되어 진동성분을 포함하게 된다.

입력에 대하여 정규화 한 부하전압 y(t)를 다음의 식과 같이 정의하면

$$y(t) = \frac{V_L(t)}{V_G} \left\{ \frac{1+m}{m} \right\} \tag{2}$$

$$y(t) = \left\{ 1 - e^{-\sigma t} \left( \frac{\sigma}{\omega} \sin \omega t + \cos \omega t \right) \right\} \quad (\sigma < 1) \tag{3}$$

$$y(t) = \left\{ 1 - e^{-at} \left( \frac{a}{k} \sinh kt + \cosh kt \right) \right\} \quad (\sigma \geq 1) \quad (4)$$

여 기 서

$$a = \frac{2\pi\sigma}{\tau}, \quad k = \frac{2\pi\sqrt{\sigma^2-1}}{\tau}, \quad \omega = \frac{2\pi\sqrt{1-\sigma^2}}{\tau}$$

$$\sigma = \frac{1}{2\pi\sqrt{m(m+1)}} \left\{ \gamma m + \frac{1}{\gamma} \right\}, \quad \tau = 2\pi\sqrt{\frac{m}{(m+1)}} \sqrt{L_T C_T}$$

$$m = \frac{R_L}{R_G}, \quad \gamma = \frac{Z_T}{R_L}, \quad Z_T = \sqrt{\frac{L_T}{C_T}}$$

$$L_T = L_W + L_L, \quad C_T = C_D + C_L$$

이다. 또,  $L_W$ : 시스템 권선 인덕턴스,  $C_L$ : 부하단 분포용량,  $Z_T$ : 펄스 시스템의 전달특성 임피던스,  $m$ : 입력단과 부하단의 임피던스 정합계수,  $\gamma$ : 전송시스템과 부하단의 임피던스 정합계수이다.

그러므로, 감쇠계수( $\sigma$ )에 따른 정규화된 시간( $S=t/\tau$ )과 부하전압  $y(t)$ 의 관계를 조사하면 펄스의 상승하는 형태를 알 수 있다[3][5]. 그림 2는 등가회로 파라미터에 대한 펄스 상승부의 변화하는 형태를 보여주며, 여러가지  $\sigma$  값에 대하여 정규화된 상승시간에 대한 출력전압의 관계를 도시 하였다.  $\sigma < 1$ 의 경우(식 3)에 펄스에는 오버슈트(overshoot)가 발생하여 진동을 수반한다.  $\sigma \geq 1$ 의 경우(식 4)에는 펄스는 천천히 상승하고 오버슈트는 일어나지 않는다. 따라서, 상승시간을 빠르게 하기 위해서는 약간의 오버슈트는 피할 수 없다. 감쇠계수의 값이 작으면 상승시간은 빠르게 되지만 오버슈트도 크게된다. 따라서, 설계시 오버슈트의 허용량에 대응하는 상승시간이 되도록 감쇠계수를 선택한다.




그림 2 감쇠 계수의 값에 대한 정규화된 펄스 상승의 변화파형  
Fig. 2 Normalized rising waveform as a function of damping factor

일반적으로 펄스의 상승시간은 펄스의 전압이 첨두치의 10%에서 90%까지 상승하는데 필요한 시간으로 정의한다. 정합된 부하에 대하여 상승시간은 다음식으로 주어진다[1][6][9-10].

$$T_r = \sqrt{2} \pi S(\sigma) \sqrt{L_T C_T} \quad (5)$$

여기서,  $S(\sigma)$ 는 상승시간(10%-90%)에 대한 합수를 나타낸다. 최소의 상승시간을 얻기 위해서는 그림 1의 등가회로에서 직렬 인덕턴스 및 분포용량을 작게하는 것이 요구된다. 어떤 정해진 상승시간을 얻기위하여 권선의 인덕턴스가 커진다면 트랜스포머는 상대적으로 작은 누설인덕터 및 큰 분포용량을 가지는 것이 필요하다.

### 2.3 전압의 기울기 및 코어부피

출력전압은 펄스 폭이 증가함에 따라 감소한다. 차하인덕턴스는 저주파영역에서 펄스 폭의 기울기(droop,  $D_r$ )를 결정한다. 펄스에 대한 코어의 자화, 전압의 기울기와 코어 부피( $V_{CORE}$ )는 다음식으로 나타내어 진다.

$$V_s \tau_w = 10^{-8} \Delta B N_s A_e \quad (6)$$

$$D_r = \frac{R_L \tau}{2L_s} = \frac{\Delta B R_L l_m}{2\mu_0 \mu_e V_s N_s} \quad (7)$$

$$V_{CORE} = \frac{2 \mu_0 \mu_e}{\Delta B^2} P \tau_w D_r \quad (8)$$

여기서,  $R_L$ : 부하 임피던스,  $\tau_w$ : 펄스폭,  $\Delta B$  (Gauss): 전체 자속밀도 변화량,  $V_s$ : 2차측 전압,  $\mu_0$ : 진공의 투자율,  $P$ : 최대 출력 펄스 전력이다. 위의 식으로부터 전압의 기울기( $D_r$ )를 작게 하려면 자로의 길이를 작게하고 권선수( $N_s$ )를 크게하는 것이 필요하다. 또, 코어 부피는 권선수와 무관하고 전압경도와 출력 펄스 전력에 비례하는 것을 알 수 있다[7].

### 3. 펄스 트랜스포머 특성 파라미터

그림 3은 펄스 트랜스포머의 코일 구조 및 권선 구성을 보여준다. 2차측을 기준으로 한 트랜스포머 특성 파라미터는 각각 식 (9), (10), (11)으로 계산된다[1][5].




그림 3 펄스 트랜스포머의 코일구조 및 권선 구성  
Fig. 3 Coil geometry and winding configuration of the pulse transformer

$$L_L \approx \frac{\pi N_s^2 \Delta U_c}{l_c} \quad [nH] \quad (9)$$

$$C_D \approx 0.0885 \epsilon_r \left( \frac{n-1}{n} \right)^2 \frac{U_c l_c}{\Delta} \quad [pF] \quad (10)$$

$$L_P \approx 4\pi \mu_e N_p^2 \frac{A_e}{l_m} \quad [nH] \quad (11)$$

여기서,  $N_s$  : 2차측의 권선수,  $\Delta$  : 1차와 2차권선 사이의 거리,  $l_c$  : 권선길이,  $\epsilon_r$  : 절연체 유전율,  $n$  : 승압비,  $\mu_e$  : 실효 펄스 투자율,  $A_c$  : 코어 실효단면적,  $l_m$  : 코어의 평균 자로 길이이다.

누설자속( $L_s$ )과 분포용량( $C_D$ )은 코일의 구조 및 권선 구성 방법의 함수이며, 2차 인덕턴스 ( $L_p$ )는 자성물질 특성에 관계되는 파라미터이다.

#### 4. 펄스 트랜스포머의 설계

그림 4는 주어진 부하의 설계요구 사양으로부터 펄스 트랜스포머를 설계하는 과정을 보여준다. 표 1은 펄스 트랜스포머의 주요 설계 요구사항을 나타낸다.




그림 4 펄스 트랜스포머의 설계과정  
Fig. 4 Design procedure of pulse transformer

표 1 펄스 트랜스포머의 주요 요구사항  
Table 1 Required specification of the pulse transformer

Parameters	Design Value
Peak voltage (kV)	400 (negative)
Peak current (A)	500 (max)
Flat-top duration (μs)	4.4
Rise time (μs)	0.8 (10-90%,max)
Droop of flat top	2 % (max)
Turns ratio	1:17
Pulse repetition rate	180 pps
Pulse top ripple	±0.25 % (max)
Pulse undershoot	15 % (max)
Pulse return swing	10 % (max)

설계에 사용된 펄스 트랜스포머의 코일구조 및 권선 구성은 그림 3과 같다. 고전압이므로 절연을 고려하여 1차권선과 2차권선은 분리권선(Isolated Winding)으로 하였다. 그리고, 부하인 클라이트론에 히터 전원을 공급하기 위하여 1차권선과 2차권선은 각각의 코어 다리에 감겨져 있다. 또한, 누설 인덕턴스를 작게하고 권선 간에 일정한 전압 분포를 유지하도록 2차권선은 경사진 형태의 권선(Tapered basket)으로 되어 있다. 코어는 권철심형 네 개를 사용하며, 각각의 코어는 박막의 두께가 0.05 mm인 방향성 실리콘 스틸 (GT050, "SC" Cut Core) 판으로 구성된다. 권선을 용이하게 하기 위하여 컷트된 코어를 사용하고 직류역 바이어스 방식을 채택하였다. 코어의 실효투자율은 1678을 사용하였다. 펄스 폭의 기울기(Droop) 허용조건으로부터 1차 인덕턴스를 구한다. 설계된 구조로부터 다시 1차 인

덕턴스를 계산하고 요구하는 기울기를 만족하는지 확인한다. 식(6)로부터 1차측 인가전압에 대하여 코어가 포화되지 않는 것을 확인한다. 식(9), (10) 등을 사용하여 등가회로 파라미터 값들을 얻는다. 다음으로 장방형 펄스인가에 대한 출력 펄스의 상승 및 오버슈트를 정하는 감쇠계수( $\sigma$ )를 계산한다. 0.25 % 오버슈트를 만족하는 감쇠계수는 0.89 이고 상승시간(10%-90%)은 0.8 μs를 나타내었다. 설계시 주의사항으로서는 고전압이므로 절연을 충분히 하고, 펄스 폭의 기울기(droop), 상승 및 하강속도를 작게 하는 것이다. 최적의 설계는 트랜스포머 특성 임피던스( $Z_T$ )를 정합시키기 위한 적절한 누설자속과 분포용량의 비를 가지면서 이들의 곱이 최소가 되도록 하는 것이다.

표 2는 그림 4의 설계과정을 통하여 얻은 펄스 트랜스포머의 설계 파라미터 값을 나타낸다. 결과표로부터 설계 요구사항을 충족함을 알 수 있다.

표 2 펄스 트랜스포머 설계 파라미터  
Table 2 Design parameters of a pulse transformer

Parameters	Design value
Turns ratio	1:17
Primary turns	4
Leakage inductance	1 μH
Distributed capacitance	21.2 nF
Primary inductance	0.46 mH
Droop	2.02 %
Overshoot	0.25 %
Core material	Grain oriented silicon steel 50 μm
Magnetic flux swing	2.7 T
Effective core cross-section	146.5 cm <sup>2</sup>
Mean magnetic path length	107.2 cm
Core weight	120 kg

#### 5. 트랜스포머 모델의 시뮬레이션

고전압의 모듈레이터를 설계하는데 있어서 펄스 트랜스포머는 출력파형에 대한 중요한 영향을 미친다. 특히, 펄스의 평탄도가 중요시되는 라인타입 모듈레이터의 응용에 있어서 펄스 트랜스포머는 출력파형에 리플(ripple)을 유도 할 수 있다. 따라서, 설계된 모델 파라미터 값을 기초로 하여 그림 5와 같은 등가회로에 대하여 PSpice를 사용한 응답특성을 조사하였다.




그림 5 펄스 시스템의 시뮬레이션 회로도  
Fig. 5 Simulation circuit of the pulse system

그림 6은 이상적인 구형파 입력에 대하여 시뮬레이션 한 부하단의 전압, 전류 파형을 보여준다. 전압파형에 대하여 기울기는 1.8 %이고, 상승시간은 0.8 μs 이

다. 시뮬레이션 값들은 설계값의 범위 내이다.




그림 6 이상적인 구형파 입력에 대한 부하단의 시뮬레이션 파형

Fig. 6 Simulated load voltage for ideal input pulse

## 6. 결 론

펄스 발생 시스템에서는 펄스 트랜스포머의 특성을 초월하여 아무리 빠른 펄스를 발생하여도 의미가 없다. 따라서, 입력 펄스를 충실하게 송압하기 위해서는 목적에 따라서 펄스 트랜스포머의 최적설계가 중요하다. 트랜스포머의 간단한 등가회로와 트랜스포머 파라미터의 사이의 관계를 해석하고, 감쇄계수 값의 변화에 따른 부하전압의 상승시간, 기울기(droop), 코아 크기 등에 대하여 알아 보았다. 이와같은 파라미터의 적절한 조화를 취하여 최대 펄스 정격출력 200 MW(400kV, 500A, 평탄도 4.4 μs)인 펄스 트랜스포머를 설계하였다. 설계시 펄스 전압의 기울기(droop)를 만족하는 1차 인덕턴스 값으로부터 코아의 실효 펄스 투자율(permeability)은 1678을 사용 하였다. 설계된 모델 파라미터 값을 기초로 등가회로에 대한 시뮬레이션을 하였다. 시뮬레이션 결과 전압파형에 대한 기울기는 1.8 % 이고, 상승시간은 0.8 μs 로써 설계값을 만족함을 확인 하였다.

등가회로의 해석을 통하여 빠른 상승시간은 작은 누설자속, 분포용량과 2차측의 권선수를 줄임으로써 가능하다. 하지만, 2차측의 권선수를 줄이는 것은 큰 전압강도를 만들고 큰 코아 부피를 요구한다. 그러므로, 이러한 파라미터들 간에 적절한 조화를 취함으로써 상승시간을 개선 할 수 있다. 최소의 상승시간을 얻기 위해서는 그림 1의 등가회로에서 직렬 인덕턴스 및 분포용량을 작게하는 것이 요구된다. 만약 요구하는 어떤 상승시간을 얻기위하여 권선의 인덕턴스가 커진다면 트랜스포머는 상대적으로 작은 누설 인덕턴스 및 큰 분포용량을 가지는 것이 필요하다. 그리고, 코아의 실효투자율은 자화(1차) 인덕턴스를 결정하는데 중요한 요소이다. 보다 정확한 설계를 위해서는 향후에 요구 펄스폭에 대한 자성물질의 실효 투자율을 측정하는 것이 필요하다.

## (참 고 문 헌)

[1] G. N. Glasoe, J. V. Lebacqz, W. H. Bostick et al., "Pulse Generators," McGraw-Hill Book Company, Inc., Part III, pp. 497-630 (1948).  
 [2] P. R. Gillette, K. Oshima, K. W. Henderson, R. M. Rowe, "Pulse Transformer Design and Test Methods," Stanford Research Institute, Final

Report I, II, III.

[3] N. R. Grossner, "Transformers for Electronic Circuits," Butterworths, McGraw-Hill, New York, 1967.  
 [4] Santokh S. Basi, "Semiconductor Pulse and Switching Circuits," John Wiley and Sons, Inc., 1980.  
 [5] 오 중석, "충돌형 거대 전자-양전자 선형가속기를 위한 차세대 모듈레이터 개발과 효율향상에 관한 연구", 공학박사 학위 논문, 서울대학교, 원자핵공학과, 1999.  
 [6] T. F. Turner, "An Improved Pulse Transformer for High-Voltage Applications," Rept. No. MIL609, Microwave Laboratory, Stanford University, Stanford, California, May, 1966.  
 [7] M. Akemoto, S. Gold, A. Krasynkh and R. Koontz, "Pulse Transformer R&D for NLC Klystron Pulse Modulator," 11th IEEE International Pulsed Power Conference, Baltimore, Maryland, USA, June 29 - July 2, 1997.  
 [8] H. W. Load, "Pulse Transformers," IEEE Trans. On Magnetics, Vol. MAG-7, No. 1, pp17-28, March, 1971.  
 [9] J. S. Oh, M. H. Cho, W. Namkung et al., "Efficiency Analysis of the First 111-MW C-band Klystron-Modulator for Linear Collider," First Asian Particle Accelerator Conference, APAC 98, KEK, Tsukuba, Japan, March 23-27, 1998.  
 [10] J.S. Oh, M.H. Cho, et al., "Efficiency Issue in C-band Klystron-Modulator System for Linear Collider," Proc. 1997 Particle Accelerator Conference, (PAC'97), Vancouver, Canada, May 12-16, 1997.