Proceedings of the KIEE Conference (대한전기학회:학술대회논문집)

The Korean Institute of Electrical Engineers (대한전기학회)
권호 표지

Hardware Design of Block-based Neural Networks Using FPGA

FPGA에 의한 블록기반 신경망의 설계

  • Jang, Jung-Doo (Soongsil University, Department of Electrical Engineering) ;
  • Kong, Seong-Gon (Soongsil University, Department of Electrical Engineering)
  • 장정두 (숭실대학교 전기공학과) ;
  • 공성곤 (숭실대학교 전기공학과)
  • Published : 2000.07.17
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문에서는 BNN, 블록기반 신경망 모델을 재구성가능 하드웨어(FPGA)로 설계한다. 블록기 반 신경망은 재구성가능 하드웨어에 의하여 구현이 용이하고 구조 및 가중치의 최적화에 진화 알고리즘을 적용시킬 수 있다. 블록기반 신경망의 구조와 가중치를 표현하는 바이너리 스트링을 오프라인으로 진화시킨 후, 재구성가능 하드웨어로 구현한다. FPGA로 구현된 블록기반 신경망의 성능을 확인하기 위하여 간단한 성능시험에 사용되는 대표적인 패턴들을 사용하여 블록기반 신경망의 패턴분류 성능을 알아본다.

Keywords