

트랩 주입의 구조적 설계에 따른 IGBT의 전기적 특성 개선에 관한 연구

추교혁*, 강이구, 이정훈, 성만영
고려대학교 전기공학과

A Study on the Design of the IGBT Structure with Trap Injection for Improved Electrical Characteristics

Kyo Hyuck Choo*, Ey Goo Kang, Jung Hoon Lee, Man Young Sung
Dept. of Electrical Engineering, Korea Univ.

Abstract - In this paper, the new IGBT structures with trap injection are proposed to improve switching characteristics of the conventional SOI IGBT. The simulations are used in order to investigate the effects of the position, width and concentration of trap injection region using 2D device simulator MEDICI. And, their electrical characteristics are analyze and the optimum design parameters are extracted. As a result of simulation, the turn off time for the proposed IGBT model A by the trap injection is $0.78\mu s$. And, the latch up voltage is 3.4V and forward blocking voltage is 168V which are superior to that of conventional structure. In addition, the proposed model is achieved more efficient in switching time and process effort. Therefore, It is shown that the trap injection is very effective to reduce the turn off time with a little increasing of on-state voltage drop if its design and process parameters are optimized.

A, B, C, D로 설정하였다. 이 구조의 여러 설계 변수 값들은 표 1에 나타내었고, 이를 2차원 시뮬레이터인 MEDICI를 이용하여 분석하였다.⁽⁸⁾




그림 1. SOI IGBT 구조의 단면도와 트랩의 위치 설정

표 1. 시뮬레이션에 사용된 구조의 설계 변수

변수	값 / 두께	농도
n- 드리프트	4 μm	$3 \times 10^{14} cm^{-3}$
n+ 버퍼층	2 μm	$1 \times 10^{18} cm^{-3}$
p+ 애노드	0.5 μm	$1 \times 10^{19} cm^{-3}$
p 베이스	1.5 μm	$1 \times 10^{17} cm^{-3}$
p+ 베이스	2 μm	$5 \times 10^{18} cm^{-3}$
n+ 캐소드	0.25 μm	$1 \times 10^{19} cm^{-3}$
게이트 산화막 두께	300Å	
채널길이	3 μm	
트랩의 농도	$1 \times 10^{14} cm^{-3}$	

1. 서론

산업 각 분야에서 폭넓게 사용되고 있는 대표적 전력용 반도체 소자인 IGBT (Insulated Gate Bipolar Transistor)는 낮은 온저항, 높은 전류 밀도, 높은 입력 임피던스, 구동회로의 단순성등의 장점에도 불구하고 상대적으로 느린 스위칭 속도가 단점으로 지적되고 있다.⁽¹⁾⁻⁽²⁾ 이를 개선하기 위해서 단락된 애노드(Anode) 구조와 같은 새로운 구조들이 제안되었지만 아직까지 많은 개선점이 제기되고 있고,⁽³⁾ 동작주파수나 전력 손실의 측면에서도 고속 스위칭은 IGBT의 응용 범위를 넓히는 해결책이 될 것으로 기대되고 있다.⁽⁴⁾ 현재 턴 오프 시간을 줄이기 위하여 소수캐리어의 재결합을 증가시켜 소수캐리어의 수명시간이 감소하도록 수명시간을 조절하는 방법이 연구되고 있는데, 이를 위한 트랩의 첨가는 온 상태 순방향 전압 강하를 증가시키기 때문에 스위칭 시간과 순방향 전압 강하 사이에 트레이드 오프(trade-off) 관계가 성립한다. 그러므로, 스위칭 시간을 빠르게 하고 순방향 전압 강하를 낮추기 위해서는 소자를 설계할 때 소자의 설계 및 공정변수를 최적으로 설계하는 것이 필요하다.⁽⁵⁾⁻⁽⁷⁾ 따라서, 본 논문에서는 국부적으로 트랩의 위치를 변화시켜 설정하고 새로운 구조를 제안하여 스위칭 시간의 변화 양상을 분석하였고, 이에 따른 전기적 특성 변화를 고찰하여 최적의 설계조건을 제시하고자 하였다.

2. 본론

2.1 소자의 구조 및 트랩의 위치 설정

그림 1은 본 논문의 시뮬레이션에 사용된 SOI IGBT 구조의 단면도로서 트랩을 4가지의 위치에 따라 각각

2.2 트랩의 위치와 설계 파라미터에 따른 시뮬레이션 결과 및 고찰

전체 n- 드리프트 영역에서 소수캐리어 수명시간을 일정하게 하고 그림 1과 같이 트랩 분포를 설정하여 시뮬레이션을 수행하였다. 트랩은 금의 확산을 적용하여 실리콘의 금지대 내에 깊은 불순물 준위를 형성해서 소수캐리어의 재결합을 증가시키는 것으로 설정하였다. 모델 A는 정공이 주입되어 대부분이 통과할 것으로 예상되는 p+ 애노드와 n+ 버퍼층의 경계면에 트랩을 분포시킨 모델이며, 모델 B는 n- 드리프트 영역 내부 전면에 트랩을 위치시킨 모델이다. 또한, 모델 C는 실제로 소수캐리어가 축적될 것으로 생각되는 n- 드리프트 영역 하부에 트랩을 분포시킨 모델이고 마지막으로 모델 D는 모델 B에 비해 트랩 영역을 p+ 애노드 부근에 가깝게 하고 트랩의 분포 면적을 작게 위치시켜 p+ 애노드에서 주입되는 정공을 재결합시키는 모델이다.




그림 2. 모델 변화에 따른 턴 오프 스위칭 특성

표 2. 기존의 구조와 각 모델의 턴 오프 시간

모델	기존의 구조	A	B	C	D
턴 오프 시간	1.63 μ s	0.78 μ s	1.10 μ s	1.19 μ s	1.21 μ s

그림 2는 기존의 구조와 4개 트랩 분포의 턴 오프 스위칭 특성을 나타낸 것이다. 일반적으로 턴 오프 시간은 온 상태일 때 애노드 전류의 10%가 될 때까지의 시간으로 정의하는데 본 논문에서는 1.63 μ s의 값을 가졌다. 제안된 모델 모두 트랩을 분포시키지 않은 기존의 구조보다 1.5~2배 빠른 스위칭 특성을 보여주고 있고, 특히 모델 A가 0.78 μ s로 가장 빠른 턴 오프 스위칭 특성을 보여주고 있는데 이는 트랩 분포 영역이 p+ 애노드와 n+ 버퍼층 경계부에 위치할 때 p+ 애노드에서 n- 드리프트 영역으로 넘어온 정공이 트랩분포 영역에서 재결합율의 증가로 인해 소수캐리어가 빠르게 감소하기 때문이다. 모델 A를 제외한 나머지 모델 B, C, D는 거의 비슷한 정도의 턴 오프 스위칭 시간을 보여주고 있다. 즉, p+ 애노드와 n+ 버퍼층 경계부 이외의 n- 드리프트 영역에서의 트랩분포는 그 위치에는 크게 상관되지 않음을 알 수 있다. 또한 모델 B와 D의 경우를 비교해 보면 트랩 분포 영역의 분포 면적도 턴 오프 스위칭 특성에 거의 영향을 미치지 않음을 알 수 있다.




그림 3. 트랩 영역 y=1.0 위치에서의 모델 A의 총 재결합 밀도

그림 3은 모델 A의 트랩 분포 영역에서 총 재결합 밀도 변화를 나타낸 것이다. 기존의 구조가 p+ 애노드 부근에서 서서히 감소하는 반면 모델 A는 트랩이 분포하는 x=38 μ m의 위치에서 이보다 큰 $5 \times 10^{25} \text{cm}^{-3}/\text{s}$ 의 값을 가지다가 이후에는 급격히 감소한다.

그림 4는 모델 A에서 트랩의 농도를 $5 \times 10^{13} \text{cm}^{-3}$ 에서 $1 \times 10^{15} \text{cm}^{-3}$ 까지 변화시키며 소수 캐리어의 수명 시간 변화에 따른 턴 오프 스위칭 특성을 나타낸 것이다. 대체적으로 트랩의 농도가 증가하면서 턴 오프 스위칭 시

간은 감소하는 경향을 보였다. 그러나, 그림 5의 턴 오프 시간과 온 상태 순방향 전압 강하의 트레이드-오프 관계를 고려해야 하는데 게이트 전압이 10V, 애노드 전류가 $5 \times 10^{-5} \text{A}/\mu\text{m}$ 일 때 기존의 구조는 1.35V이고 모델 A는 2.38V로 모델 A의 경우가 기존의 구조보다 큰 값의 순방향 전압 강하를 보이고 있다. 본 논문의 시뮬레이션에 사용된 설계 변수 값을 가진 구조에서는 일반적인 허용치로 제시되고 있는 약 2~3V의 순방향 전압 강하를 야기하는 $1 \times 10^{14} \sim 1 \times 10^{15} \text{cm}^{-3}$ 정도의 트랩 농도가 적절한 공정변수가 될 것으로 사료된다.




그림 4. 트랩 농도에 따른 턴 오프 스위칭 특성




그림 5. 턴 오프 시간과 순방향 전압 강하의 트레이드-오프 관계

2.3 트랩 분포의 구현을 위한 새로운 구조의 제안




그림 6. 제안된 SOI LIGBT 구조에서의 트랩 분포

앞질의 시뮬레이션 결과를 구현하기 위해 그림 6과 같은 새로운 구조를 제안하였다. 제안된 구조는 p+ 애노드 영역과 연결된 p+ 매몰층 영역이 소자의 표면에 위치하고 상대적으로 p+ 애노드 영역보다 높은 불순물 농도를 가지게 한 것이 기존의 구조와의 차이점이라 하겠다. 제안된 구조는 온 상태일 때 p+ 애노드 영역에서 주입되는 정공에 의한 정공 전류의 흐름이 버퍼층 전체로 흐르는 것이 아니라 표면에 위치한 p+ 매몰층 영역을 통해 흐르게 된다. 따라서 기존의 전기적 특성들은 변화시키지 않으면서 그림과 같이 트랩 분포 영역을 전

류의 흐름이 예상되는 p+ 매물층 부근에 위치시킨다면 효과적인 개선책이 될 것이라 생각된다.

2.4 제안된 구조의 시뮬레이션 결과 및 고찰




그림 7. 제안된 구조와 기존의 구조, 모델 A의 턴 오프 스위칭 특성




그림 8. 제안된 구조와 기존의 구조, 모델 A의 순방향 전도 영역에서의 전류-전압 특성




그림 9. 제안된 구조와 기존의 구조, 모델 A의 순방향 저지 영역에서의 전류-전압 특성

표 3. 제안된 구조와 기존의 구조, 모델 A의 시뮬레이션 결과

모 델	기존의 구조	모 델 A	제안된 구조
턴 오프 시간	1.63 μ s	0.78 μ s	0.44 μ s
래치업 전압	1.8V	3.4V	3.4V
항복 전압	163V	168V	168V

그림 7은 제안된 구조와 기존의 구조, 모델 A의 턴 오프 스위칭 특성을 나타낸 것이고, 그림 8과 9는 제안된 구조와 기존의 구조, 모델 A의 순방향 전도 영역과 순

방향 저지 영역에서의 전류-전압 특성을 나타낸 것이다. 이 결과들을 표 3으로 정리해 보았다.

제안된 구조는 턴 오프 시간이 0.44 μ s, 순방향 전도시 애노드 전압 3.4V, 애노드 전류 1.3×10^{-4} A/ μ m에서 래치업이 발생하였으며 순방향 저지 영역에서의 항복 전압은 168V로 나타났다. 반면 온 상태 순방향 전압 강하는 모델 A가 2.38V, 제안된 구조가 2.42V로 약간 증가하였지만 턴 오프 시간의 감소에 비해서는 모델 A와 비교해 향상된 결과라고 할 수 있다. 결과적으로 모델 A의 우수한 특성들을 그대로 유지하거나 향상시킨다는 측면에서, 또한 n+ 버퍼층과 p+ 애노드 경계면에 트랩을 위치시키는 모델 A의 공정 과정보다 p+ 애노드 끝 부분의 표면에 트랩 분포 영역을 위치시키는 제안된 구조의 공정 과정이 더욱 유리할 것이라는 공정적 측면에서도 제안된 구조가 기존의 구조보다 우수할 것이라 생각되는 바이다.

3. 결 론

SOI LIGBT의 턴 오프 스위칭 특성의 향상이라는 측면에서 위치에 따른 트랩을 설정하고 이의 응용을 위해 제안된 구조의 시뮬레이션을 수행하고 특성을 각각 비교 분석하였다. 4개의 트랩 분포 모두가 기존의 구조에 비해 향상된 턴 오프 스위칭 특성을 보였는데 이중에서도 A가 가장 우수한 턴 오프 스위칭 특성을 보였고, 반면, n- 드리프트 영역에서 트랩 분포의 폭등은 크게 영향을 미치지 않음을 알 수 있었다. p+ 매물층을 첨가한 새롭게 제안된 구조에서 기존의 구조보다 향상된 특성을 가진 모델 A에 비해 래치업 전압이나 항복 전압 측면에서 거의 동일한 특성을 나타내었고 특히 스위칭 턴 오프 시간이 모델 A의 0.78 μ s에서 0.44 μ s로 향상되었으며, 트랩을 분포시키는 공정 과정도 용이할 것이라 판단된다. 그러나, 턴 오프 스위칭 시간의 감소와 더불어 순방향 전압 강하가 증가하므로 이를 고려하여 적절한 설계 조건을 수립하는 것이 필요할데 본 논문에서 시뮬레이션에 사용한 구조에서는 일반적인 허용치인 약 2~3V의 순방향 전압 강하를 야기하는 $1 \times 10^{14} \sim 1 \times 10^{15}$ cm⁻³ 정도의 트랩 농도가 적절한 공정변수라고 사료된다.

(참 고 문 헌)

- [1] B. J. Baliga, "Power Semiconductor Devices", PWS Publishing Company, 1996
- [2] B. J. Baliga, "Trends in Power Semiconductor Devices", vol. 43, No. 10, pp. 1717-1731, 1996
- [3] M. R. Simpson, "Analysis of Negative Differential Resistance in the I-V Characteristics of Shorted-Anode LIGBT's", IEEE Trans. Electron Devices, vol. 38, No. 7, July, 1991
- [4] A. Bhalla, "Effect of IGBT Switching Dynamics on Loss Calculations in High Speed Applications", IEEE Electron Device Letters, vol. 20, No. 1, pp. 51-53, 1999
- [5] B. J. Baliga, "Comparison of Gold, Platinum, and Electron Irradiation for Controlling Lifetime in Power Rectifiers", IEEE Trans. Electron Devices, vol. 24, No. 6, June, 1977.
- [6] M. Saggio, "Innovative Localized Lifetime Control in High-Speed IGBT's", IEEE Electron Device Letters, vol. 18, No. 7, pp. 333-335, 1997
- [7] Ettore Napoli, "Numerical Analysis of Local Control for High-Speed Low-Loss P-i-N Diode Design", IEEE Trans. Power Electronics, vol. 14, No. 4, pp. 615-621, July, 1999
- [8] TMA MEDICI : 2-D Device Simulation Program, Technology Modeling Associate, Inc., 1993