

Wet 게이트 산화막과 Nitride 산화막 소자의 특성에 관한 연구

이용희*, 최영규**, 류기한**, 이천희***

LG Semicon*, 충주산업대학교**, 청주대학교***

전화: 0431) 229-8448/ 팩스 : 0431) 213-6392

A Study on Characteristics of Wet Gate Oxide and Nitride Oxide(NO) Device

Lee, Yong-Hui*, Choi Young-Kyu**, Ryu, Gi-Han**, Yi, Cheon Hee***

LG Semicon Ltd*, Chungju Industrial University**, Cheong Ju University***

E-mail : yicheon@chongju.ac.kr

Abstract

When the size of the device is decreased, the hot carrier degradation presents a severe problem for long-term device reliability. In this paper we fabricated & tested the $0.26\mu m$ NMOSFET with wet gate oxide and nitride oxide gate to compare that the characteristics of hot carrier effect, charge to breakdown, transistor $Id-Vg$ curve and charge trapping using the HP4145 device tester. As a result we find that the characteristics of nitride oxide gate device better than wet gate oxide device, especially a hot carrier lifetime(nitride oxide gate device satisfied 30years, but the lifetime of wet gate oxide was only 0.1year), variation of Vg , charge to breakdown and charge trapping etc.

제품의 세대에 따라 일정한 비율을 가지고 줄어드는 것과는 달리 제품의 동작 전압은 동작 전압을 큰 폭으로 낮출 경우 기생 저항 및 기생 용량 증가에 기인한 회로의 성능 저하, Vt , SS 가 소자의 크기에 따라 줄어들지 않아 신호 잡음 감소 등의 문제가 발생하는 등 여러 가지 이유로 해서 소자의 축소에 비해 작은 비율로 축소되어 왔다. 따라서 소자의 속도를 증가시키기 위해서는 공급전압을 게이트 산화막 두께와 동일하게 감소시킬 수 없기 때문에 게이트 산화막에 인가되는 전류는 산화막의 두께가 얇을 수록 증가하게 된다. 그러므로 10nm보다 얇은 기존의 순수한 산화막을 사용할 경우에는 계면 상태 및 전하 포획량의 증가[1], TDDB 특성 등의 신뢰성 특성이 문제가 되며[2] 게이트 산화막을 통한 불순물 침투[3], 스트레스로 인한 낮은 전계에서의 누설 전류 증가 등과 같은 문제를 해결 할 수 없게 된다. 또한 게이트 산화막에 따른 핫-케리어 열화 문제도 발생하게 된다.[4] 따라서 본 논문에서는 wet 게이트 산화막과 질화 산화막에 따른 핫-케리어 특성, 산화막의 결함 밀도, Q_{BD} , 일정한 전류 스트레스 조건 하에서의 계면 상태 생성 및 산화막의 수명을 비교 분석 하였다.

1. 서론

반도체 공정의 기술 발달로 인하여 집적회로의 집적도가 ULSI 수준으로 증가함에 따라 칩 내의 소자의 크기가 감소하게 되었다. 또한 단위 소자의 채널 길이 역시 줄어들어 256Mb DRAM 제품 이상의 경우 $0.25\mu m$ 이하의 채널 길이를 갖는 소자를 만들어야 할 필요성이 대두되었다. 하지만 소자의 크기가

II. 게이트 산화막에서의 핫-케리어 열화 및 산화막

2-1. 게이트 산화막에서의 핫-케리어 열화 특성
 핫-케리어에 의한 반도체 소자의 열화는 Si-SiO₂ 계면에서의 계면 상태 게이트 산화막 내의 손상 영역에 따른 케리어 포획에 의한 손상으로 설명 된다. 게이트 산화막 층의 열화는 채널의 Gm, Vt, Ids 등의 DC 특성 변화를 초래한다. 그러나 대부분의 결과가 소자의 전류 특성에 대해 근간을 이루기 때문에 게이트 산화막 계면에 의한 핫-케리어 손상에 대해서는 간접적인 정보만을 제공해 왔고 더욱이 게이트 산화막 층의 손상은 국부적인 것이기 때문에 전류-전압 특성으로부터 소자의 열화에 대한 정확한 원인을 찾아내는 것이 어려웠다. 하지만 최근에 전하 펌핑(Pumping), Dit(Interface trap density)와 같은 측정법이 개발됨에 따라 핫-케리어에 의해 발생된 계면 상태와 포획된 전하의 양을 분리 해내는 것이 가능해졌다. 따라서 전하 펌핑법과 전류-전압 특성 곡선으로부터 핫-케리어 스트레스 시 낮은 게이트 전압에서는 핫-정공 포획이 주 원인이고, V_{gs}=1/2V_{ds}에서는 계면 상태에 의한 것이 주 원인이며 높은 게이트 전압에서는 핫-전자 주입과 포획이 주된 열화임이 밝혀졌다. 따라서 핫-케리어 스트레스에 의한 게이트 산화막의 열화는 계면의 상태와 표면 축적 포획에 의해 발생된다. 핫-케리어를 개선하기 위해서는 1) 핫-케리어를 개선할 수 있는 소자 구조의 개선, 2) 게이트 산화막 막질을 NO, RNO를 사용, 3) 전원 전압을 저 전압으로 운용하는 방법 등이 있는데 본 논문에서는 2) 항의 게이트 산화막 변경을 통하여 막질에 따른 핫-케리어 특성을 실험/분석 하였다.

2-2. 산화막 특성

0.25μm급의 소자에서 게이트 산화막의 신뢰성을 향상 시키기 위하여 게이트 절연막으로 사용되는 SiO₂ 막의 질화를 통한 방법이 활발히 연구되고 있다. 순수한 산화막의 신뢰성 문제들을 해결하기 위하여 산화막을 암모니아(NH₃) 가스로 질화 시킨 NO 박막이 연구되어 왔으며 이러한 NO 박막은 Si/SiO₂ 계면에 포함된 질소(N)기로 인하여 전기적

스트레스 및 복사하에서 계면상태 발생의 감소, 결합 밀도의 감소, 불순물 침투에 대한 우수한 장벽 등과 같은 특성이 입증 되었다. 이러한 특성 개선은 박막 성장시 Si-N 결합의 인장력이 Si-O 결합의 압축력을 효과적으로 상쇄 시키며[5] 또한 Si-N의 4.6eV 결합 에너지가 Si-H의 3.7eV 결합 에너지보다 크기 때문인 것으로 알려지고 있다. 그외에도 산화막을 질화 시키는 방법에는 N₂O 및 NO 가스와 같이 질소를 포함하고 있는 가스 분위기에서 열처리 하는 방법과 N₂O, NO 가스로 직접 산화막을 성장 시키는 방법, 질소 이온 주입 후 산화를 실시하는 방법 등 다양한 방법이 연구되어 왔다.[6] 지금까지는 NH₃ 분위기 및 N₂O 분위기에서 열처리된 산화막의 성질에 대하여 많은 연구가 이루어져 왔지만 NO 분위기에서 열처리된 산화막에 대한 연구는 충분히 이루어지지 않고 있었다. 본 논문에서는 게이트 산화막을 성장 시킨 후 NO 가스 분위기에서 여러 가지 온도로 열처리 하여 질소 이온을 산화막 내로 침투 시키는 양을 조절 하므로써 일반 실리콘 산화막과 NO 가능하다고 말할 수 있다. 열처리에 의해 질화된 산화막과의 기본적 특성 차이를 실험 하였다.

III. 시료제작

본 실험에는 핫-케리어 특성을 평가하기 위한 소자 시료와 산화막 특성을 평가하기 위한 모스(MOS) 커패시터를 제작하였다. 먼저 핫-케리어 소자를 평가하기 위하여 소자의 L/W=0.26/20μm로 제작하였다. 소자 제작을 위한 공정은 다음과 같다. 격리구조는 얇은 트렌치 격리구조를 사용하였고 깊이는 300nm이며 식각 후 고 밀도 플라즈마 육사이드를 스퍼터+증착을 통하여 격리를 형성하였다. HDP를 1050°C에서 30분 동안 열처리를 한 후 P-형 우물을 형성하였다. 그리고 소자의 문턱 전압을 제어하기 위하여 봉소 채널 이온 주입을 실시 한 후 7.0nm 게이트 육사이드를 하나는 wet으로 산화막을 성장 시키고 또 다른 하나는 N₂ 열처리를 하여 질화 산화막을 각각 다른 웨이퍼에서 성장 시켰다. 게이트 전극을 형성하기 위해

WSix(W Silicide)를 증착하고 계속해서 질화막을 증착 후 크립톤 산화물(KrF) 노광을 하여 게이트를 형성하였다. 그 다음에 nLDD 이온주입을 As, 20KeV, 3.0E14과 P, 15KeV, 2.0E13을 실시하였다. 단 채널 효과를 개선하기 위하여 붕소 이온을 30°로 경사를 주어 이온 주입하고 65nm Si₃N₂ 층벽을 형성하였다. 소스와 드레인 영역을 형성하기 위하여 As 이온을 N⁺ 영역에 주입하였고 1000°C, 10초 RTA 열처리를 한 후 절연막을 증착하였다. 마지막으로 소스와 드레인, 게이트 전극을 형성하고 Al 금속 배선을 하였다. 또한 산화막의 특성을 평가하기 위하여 결정 방향(100)인 P-형 웨이퍼에 열(Thermal) 산화막을 4000Å 성장 시킨 후 소자분리를 위한 공정을 진행하고 세정 공정을 거쳐 800°C wet 분위기에서 67Å의 열산화막을 형성하였다. 열 산화막 형성 후 5%의 NO 가스 분위기에서 800°C에서 900°C까지 열처리하여 70Å의 질화 산화막을 성장 시킨 후, 게이트 전극으로 1500Å의 Phosphorus-도핑된 n⁺폴리 실리콘을 성장 시켰다, 이후 게이트 패턴을 형성하고 식각하여 다양한 크기의 면적을 갖는 MOS커페스터를 제작하였다.

IV. 실험 결과 및 토의

그림1과 2는 wet과 NO 산화막의 핫-캐리어 수명을 측정한 결과이다. 그림에서 볼 수 있듯이 NO열처리를 한 절연막을 사용한 것의 소자 수명이 우수함을 알 수 있다. wet을 사용한 절연막의 경우는 0.1년이었으며 NO 절연막을 사용한 것은 30년의 수명이 나왔다. 이것은 NO열 처리 시 질소(N)기가 절연막 중에 존재하게 되어 외부 캐리어에 쉽게 파괴되지 않는 Si-N결합을 이루기 때문이다. 반면에 wet은 Si-O결합을 이루기 때문에 쉽게 캐리어에 의한 산화막에서의 포획이 이루어지기 때문에 절연막 신뢰성에 영향을 주어 핫-캐리어 열화가 발생한 것으로 판단된다. 또한, 그림3은 wet 옥사이드와 5% NO분위기에서 900°C, 30분간 열처리를 한 산화막의 Q_{BD}결과이다. 본 실험결과에서는 NO열처리에 의한 Q_{BD}의 증가는 없는 것으로 나타났

다. 이것은 NO 열처리시 질소 이온이 확산되면서 산화막과 기판 계면에 국부적으로 모여 Q_{BD}를 감소시키는 특성과 열처리에 의한 산화막의 스트레스가 완화되어 Q_{BD}가 증가하는 특성이 서로 상쇄되어, 두 산화막간 비슷한 양의 Q_{BD}를 나타내는 것으로 해석할 수 있다. 그럼 4는 트랜지스터를 제작한 후 NMOS에서의 게이트 전압에 따른 드레인 전류를 나타낸 결과이다. Wet산화막과 900°C, 30분 NO분위기에서 열처리된 게이트 절연막으로 나누어 트랜지스터를 제작한 결과 전달 특성과 DIBL이 거의 동일한 결과를 얻었다. 그럼 5에서는 여러 가지 조건에서 형성된 산화막에 전류스트레스를 가하여 산화막 내 전하가 포획되는 특성을 실험하였다. NO 열처리 온도가 증가할수록 ΔVg의 변화가 적음을 확인할 수 있는데, 이것으로 NO열처리의 온도가 높을수록 최초 정공에 의한 포획 수준이 작아지며, 이후 산화막내에 정공이 완전 포획된 후, 전자-정공 포획 쌍의 생성에 따르는 전자 포획특성 변화도 우수해짐을 알 수 있다. 이러한 전자 포획 특성의 향상은 NO열처리에 의해 변형(strain)된 Si-O 결합이 Si-N결합으로 치환되면서, 전자 주입에 의한 전자-정공 포획쌍이 감소한 결과이다. NO열처리를 실시한 산화막은 실시하지 않은 산화막보다 스트레스에 기인한 누설전류가 작은 결과를 얻었다. 이 결과는 산화막의 신뢰성에 영향을 주는 핫-캐리어에 의한 산화막의 열화가 NO열처리를 실시한 산화막이 적음을 알 수 있는 중요한 결과이다.




그림1. 표준 NMOS Wet 옥사이드의 핫-캐리어 수명.(L/T = 0.1년, @ V_{ds} = 2.63V)




그림2. 표준 NMOS NO 옥사이드의 핫-캐리어 수명.(L/T = 30년, @ Vds = 2.63V)




그림3. Wet 옥사이드와 NO 열처리 옥사이드의 Charge to Breakdown 특성.




그림4. Wet 옥사이드와 NO 열처리 옥사이드의 트랜지스터 Id_Vg 특성 곡선.




그림5. NO 열처리 조건에 따른 전하 포획 결과.

V. 결론

본 실험으로 NO Anneal을 실시한 산화막과 Wet 산화막의 기본적인 전기적 특성이 검증되었다. NO Anneal은 낮은 열 예산으로 산화막 신뢰성 향상에 영향을 주는 질소 이온을 산화막 내에 함유 시킬 수 있는 방법으로 전기적 특성 검증 결과 wet 산화막보다 개선된 특성을 얻었고, 디바이스 제작에 응용할 수 있음을 보였다.

참 고 문 헌

- D.J. Dimaria, E.Cartier, and D.Arnold, "Impact Ionization, Trap Creation, Degradation, and Breakdown in Silicon Dioxide Films on Silicon," J.Appl. Phys., vol. 73, pp.3367. 1993.
- Chenming Hu, "Gate Oxide Scaling Limits and Projection," IEDM, pp.319-322, 1996.
- Shin-ichi Takagi, Naoki and Akira Toriumi, "Experimental Evidence of Inelastic Tunneling and New I-V Model for Stress-induced Leakage Current." IEDM, pp323-326, 1996.
- Yoshinari Kamakura, Hiroto Utsunomiya et al, "Investigation of Hot-carrier Induced Breakdown of Thin Oxides." IEDM, pp81-84, 1997.
- H.Fukuda, M.Yasuda, T.Iwabuchi and S.Ohno, "Novel N₂O-oxy-nitridation Technology for Forming Highly Reliable EEPROM Tunnel Oxide Films." IEEE Electron Devices Lett., vol. EDL-12, no.11, pp.587, 1991.
- Rama I, et al, "Grown and Film Characterisitics of N₂O and NO Oxy-nitride Gate and Tunnel Dielectric." J. of Electrochem. Soc. vil.144. 1997.