

# PCB 산업의 환경 변화와 기술적 대응

이진호

대덕전자 주식회사 연구소

## Environmental Changes & Technical Responses in Printed Circuit Board Industry

J. H. Lee

R & D Division, Daeduck Electronics co. Ltd

### 1. 서 론

최근 멀티미디어, 네트워크, 개인용 휴대통신 등 디지털을 핵심으로 하는 전자기기의 변혁의 시기를 맞이하여 국내 전자업계에서는 신제품 개발에 몰두하고 있으며, 국내 인쇄회로기판 업계도 이에 대응하는 연구와 신제품의 매출이 급속도로 증가하고 있다. 밀레니엄 시대를 맞이하여 전자기기의 디지털화는 한층 더 가속화될 것이고, 이에 따라 인쇄회로기판업계에 대한 고객의 요구도 한층 더 강화되고 있다. 이는 소량다품종화, 단납기화, 불량제로화 등 기본적인 요구 이외에도 고객의 기술적 발전과정에 보조를 맞추는 기술적 진보를 요구하고 있다. 이에 인쇄회로기판 업계에서는 급속히 발전해 가는 전자기기의 기술적 발전경로를 정확하게 예측하여 이에 대비하지 않으면 안된다. 여기서는 일반적인 전자기기와 패키지 기판에 있어서의 지금의 기술적 수준과 앞으로의 가능성을 가늠해보고 여기에 대응하는 인쇄회로기판 업계의 대응방안에 대해서 알아보고자 한다. 이를 위해 최근까지 각 기관에서 예상하는 전자업계 및 인쇄회로기판 업계의 현재와 미래상을 알아보고, 대덕전자를 중심으로 한 인쇄회로기판 업계의 기술적 변화 과정을 통해 한국 인쇄회로기판 업계의 현실과 미래상을 제시하고자 한다.

### 2. 본 론

올해 우리나라의 전자업계는 반도체를 위시로 해서 TFT-LCD, PC, DVD/CD-ROM 등의 수출 호조로 인해 작년에 비해 많은 성장을 거두리라 예상된다. 1997년과 2002년의 전자제품 시장의 규모를 Fig. 1에 나타내었다. 전자제품 시장은 디지털을 중심으로 한 멀티미디어의 성장으로 인해 연평균 약 6.5%의 성장을 이를 것으로 예상되며, 선진국보다는 개발도상국이 많이 있는 아시아 지역의 성장세가 두드러질 것으로 예상된다. 전자제품 시장의 성장으로 인해 인쇄회로기판 시장도 성장세가 계속될 것이며, 특히 아시아의 비중이 현재 51%에서 58%까지 높아질 것으로 예상된다. 아시아 국가의 PCB 산업성장이력을 Table 1에 나타내었다. 일련의 분석들을 종합해 볼 때, 아시아 시장은 일본, 대만, 중국/홍콩, 한국이 주도할 것이며, 동남아시아 국가는 일본 회사의 현지법인이 대부분을 차지할 것이다. 이것은 Fig. 1과 Table 1을 종합해보면 향후 아시아 지역 자체의 전자제품 시장의 성장, 유럽 인쇄회로기판 시장의 쇠퇴, 미국과 일본의 건재로 요약할 수 있다. 이것은 우리나라 인쇄회로기판 업계에게는 앞으로 도약할 수 있는 무한한 가능성의 제시와 동시에

아시아 국가들, 특히 대만, 중국과의 끊임없는 경쟁을 의미하는 것이다.




Fig. 1. World Electronic Production History.<sup>1)</sup>

현재 Package 시장은 BGA, CSP 시장의 확대, 일반 BGA 가격의 하락, 저 COST화로 대변될 수 있다. 특히, Package 기판 시장에 있어서의 급격한 가격의 하락은 현재 Package 시장으로 진입을 시도하고 있는 회사와 Package 생산 비중이 절대적인 회사에게 동시에 부정적인 결과를 가져왔다. 결국, 다른 부문에서와 같이 세계 일류 기술을 갖고 있는 회사만이 지속적인 신제품 출시와 제품 Shift로 인해 급격한 가격하락의 공세를 피하고, 시장 지배력을 더욱 증대시킬 수 있다는 교훈을 주었다.





Table 1. PCB Production History in ASIA.<sup>2)</sup>

(unit : \$ million)

	1980	1985	1990	1995	1998	2001(F)
Japan	1815	5200	7790	7372	8808	11800
Taiwan	132	300	630	1565	3020	4150
China/HK	200	580	750	1280	2050	2800
Korea	100	103	358	633	1380	1700
Singapore	73	157	280	575	605	660
Malaysia	25	75	130	290	340	440
Thailand	20	70	120	380	580	620
Others	5	20	40	240	280	400
Total	<u>2370</u>	<u>6505</u>	<u>10098</u>	<u>12335</u>	<u>17063</u>	<u>22570</u>
World Total	7710	14500	19588	26500	33588	38500
Asia share (%)	31	45	51	47	51	58

현재 Package 시장 중 인쇄회로기판 업체가 관심을 갖고 있는 분야는 일반 2층/4층 BGA/CSP 기판, flash memory card를 위시로 한 COB(Chip-on-board), MCM-L 및 차세대 Flip chip 기판으로 나누어 질 수 있다. 이것은 기존의 인쇄회로기판과 비교하면 두께의 감소, 회로 밀도의 증가 및 회로폭의 감소, 비아 홀수의 증가 및 홀 크기의 감소, 사양의 엄격한 적용 등으로 대변될 수 있다.<sup>3)</sup> 향후 Package 기판의 사양변화를 Table 2에 정리하였다.

Table 2. The DDE Technical Road Map of Package Substrate.

YEAR	1999	2000	2001	2002	
PACKAGE	P-BGA/COB	CSP/ $\mu$ BGA	S-BGA(CAVITY)	FC/MCM	
REAL PRODUCT					
SPEC.	LAYER	2-4 layer	2 layer	4-8 layer	2-6 layer
	THICKNESS	0.2-0.4	0.1-0.2	0.6-1.0	0.2-1.0
	COPPER	12 $\mu$ m	9 $\mu$ m	9 $\mu$ m	6 $\mu$ m
	LINE WIDTH	4mil(100 $\mu$ m)	3mil(75 $\mu$ m)	2mil(50 $\mu$ m)	1mil(30 $\mu$ m)
	HOLE $\phi$	0.25 $\phi$	0.2 $\phi$	0.15 $\phi$	0.1 $\phi$
	FINISH	soft Au	soft Au	soft Au	bondable Au

즉, 박판 제조에 있어서의 제조 설비의 보완, 비아 홀의 급격한 증가와 소구경화에 따른 드릴 가공능력 확대와 소구경 홀에 대한 가공 조건 설정, 미세회로화에 따른 공정 조건 설정과 misalignment의 최소화, 금도금의 신뢰성 확보, 전 공정의 청결화 등이 기본적으로 갖추어져 있어야 한다. 비아 홀의 소구경화에 대응하기 위해서 지금까지 핸드폰, 디지털 캠코더 등 휴대용 AV 기기/통신기기에서만 적용되었던 Build-Up 공법이 Package에도 적용되고 있으며, 이러한 추세는 향후에도 증가될 것으로 생각된다. Build-up 공법이 Package에 적용되고 있는 공정을 Fig. 2에 나타내었다. Fig. 2에서 보이는 공법은 기계적 드릴을 레이저 드릴로 완전히 대체하고 상하간 도통을 위한 도금공정이 없다는 점에서 공정단가 감소에 큰 효과가 있으리라 생각된다. 그러나, 이를 위해서 레이저 공정 조건의 설정 및 레이저 코스트의 감소가 선행되어야 한다. Fig. 3에는 Build-Up 공법을 Package에 이상적으로 적용했을 때의 제품을 나타낸 것이다. 현재 이 공법은 국내외 소수의 업체만이 연구개발중인 제품으로써 향후 제품개발 완료시 현재의 공정을 보다 단순화시키고, 반도체의 다핀화에 충분히 대응할 수 있는 제품이 될 것으로 기대된다.

### 3. 결론

현재 우리나라를 비롯한 아시아 국가들은 향후에도 전자산업의 지속적인 발전으로 인해 인쇄회로기판 산업에 있어서도 성장을 계속할 것이고, 시장 지배력도 커질 것으로 생각된다. 그러나, 시시각각 변하는 전자제품의 발전에 부응하기 위해 고객으로부터의 요구사항은 점점 더 까다로워질 것이며, Package 기판에 있어서도 이러한 경향을 두드러져 저코스트화, 고품질화가 지속적으로 요

구될 것이다. 여기에 대응하기 위해 PCB 업계에서는 각 공정에 대한 지속적 발전 및 신공정, 신상품 개발에 총력을 기울이고 있다.




Fig. 2. The Build-Up Package Substrate Process




Fig. 3. Build-Up Flip Chip Package(6Layer)

### 참고문헌

1. Philip Britton, ECWC 8 Proceeding, M2-1. (1999)
2. Hayao Nakahara, ECWC 8 Proceeding, M2-3. (1999)
3. Thomas W. Goodman & E. Jan Vardaman, "CSP Markets and Applications", TechSearch International, Inc., pp8-101 (1998)
4. H.Hayashi et al., J JIPC, Vol 3(3), pp 159-163 (1989)