

CdTe 화합물 반도체 박막층의 표면 결함에 대한 전자현미경 연구

김윤경, 이정용

한국과학기술원 재료공학과,

송종형, 서상희

한국과학기술연구원 정보재료소자센터

$Hg_{1-x}Cd_xTe$ (이하 MCT)는 Cd의 조성에 따라 금지대역, E_g 을 -0.3eV 에서 1.6eV 까지 조절할 수 있기 때문에 가장 널리 사용되는 적외선 감지 소자용 재료이다. 대면적의 MCT를 얻기 위해 시도된 박막 성장법에서 가장 큰 문제는 MCT 층에 형성되는 수많은 표면결함, 즉 hillock인데 이것은 이미지 상에서 검은 점으로 나타난다. GaAs 기판을 사용할 때 MCT 층과의 큰 격자 부정합을 완화시키기 위해 삽입되는 CdTe 완충층에서도 hillock이 문제가 된다. CdTe 완충층 표면의 hillock이 MCT 층에 그대로 전파되어 소자의 성능과 신뢰도에 큰 영향을 주기 때문이다. 이런 표면의 결함을 감소시키기 위해서는 hillock 생성기구 및 분포에 대한 연구가 선행되어야 한다. 그 결과 초기에 hillock의 형성을 방지함으로써 표면밀도를 줄일 수 있으리라 기대된다.

본 연구용 기판으로는 (100)면에서 가장 가까운 방향으로 4° -off 된 (100)GaAs을 사용하였다. 상온에서 $H_2SO_4:H_2O:H_2O_2=5:1:1$ 의 용액에 120초 동안 에칭하고 360°C 에서 20분간 열세척한 후 DmCd와 DiPTe를 source로 하여 수평반응관식 MOCVD 장비를 사용하여 CdTe 층을 성장시켰다.

이와 같은 실험으로 얻어진 (100)CdTe 표면에는 fig. 1과 같이 무수히 많은 hillock들이 존재하는데 평균 면밀도는 대략 $7 \times 10^6 \text{개}/\text{cm}^2$ 이다. 관찰된 hillock은 [01 $\bar{1}$] 방향으로 늘어진 피라미드 모양으로 최고 $2.5\text{ }\mu\text{m} \times 6.5\text{ }\mu\text{m}$ 까지 다양한 크기 분포를 이루고 있다. 이미 보고된 바에 따르면 박막층 표면에서 hillock의 크기는 대부분 동일하며, 크기가 다르다 하여도 그 차이가 매우 미비하므로 표면에 존재하는 대부분의 hillock이 동일 지점, 즉 기판과 박막층간의 계면으로부터 기인한다고 알려져 있다. 이 뿐만 아니라 hillock의 원인으로써 계면에서의 불균일 핵생성 - 기판 표면에 결함이 존재하는 곳 등에서 우선적으로 일어나는 핵생

성 - 을 제시하여, 계면에서 생성된 면결함이 박막층의 표면까지 전파하여 hillock 으로 돌출시킴을 보이고 있다. 이것들은 모두 hillock 의 크기가 결함이 전파되어온 정도에 비례한다는 개념을 바탕에 두고 있다. 결함이 조금밖에 전파하지 못한 경우 hillock 이 얇고 작게 형성되는 반면, 멀리까지 전파 했을 경우에는 표면으로부터 비교적 높고 큰 hillock 들이 돌출된다는 것이다. 따라서 본 실험에서 다양한 크기의 hillock 들이 관찰된 것으로 보아 박막층이 처음 성장할 때 계면에서부터 생긴 면결함뿐 아니라, 성장 도중 다른 원인에 의해 생성된 면결함도 표면까지 전파하여 hillock 을 형성시킨다고 할 수 있다.

적층결함이나 쌍정과 같은 면결함이 생성되는 기구는 크게 두가지로 나눌 수 있다. 박막층에 존재하는 응력으로 인해 형성되는 기구와 성장하는 동안 적층오류로 인해 형성되는 두가지 기구가 있다. 압축응력으로 인한 면결함은 계면쪽에 30° 부분전위가, 박막층의 표면쪽으로 90° 부분전위가 위치하며 존재한다고 이미 알려져 있다. 이런 면결함은 30° 부분전위보다 90° 부분전위가 받는 응력이 더 크기때문에 30° 부분전위가 계면쪽으로 앞서 나가도 뒤따르는 90° 부분전위에 의해 곧 닫히므로 길게 전파할 수 없다. 즉 압축응력으로 인한 면결함은 표면까지 확장된 상태를 유지하여 hillock 을 형성하기 어렵다. 따라서 적층오류로 인해 면결함이 형성되는 기구를 적용시키고자 한다. 적층오류로 인한 면결함 형성은 어느 곳에서나 발생할 수 있기 때문에 박막층의 성장 도중에도 적층결함이 형성되어 표면층을 hillock 으로 돌출시킨다는 모형에도 적합하다. 그리고 Fig. 2 에서와 같이 $\{111\}$ 면을 따라 면결함이 표면까지 전파되어 hillock 을 돌출시키는 양상은 $[01\bar{1}]$ 방향에서만 관찰가능 - $[011]$ 방향에서는 관찰할 수 없었다 이런 현상을 $<011>$ 이방성이라고 한다 - 한데 이런 관찰 결과는 적층오류로 형성된 면결함이 표면까지 전파한다는 근거가 된다. 박막층의 압축응력때문에 존재하는 면결함이라면 양 $<011>$ 방향에서 모두 관찰되어야 하기 때문이다. 응력에 의한 면결함의 형성은 60° 부정합 전위의 분해로 설명할 수 있는데 예칭 처리한 기판을 사용하면 응력 해소 역할을 하는 60° 부정합 전위가 양 $[011]$, $[01\bar{1}]$ 방향으로 삽입되므로, 압축응력으로 인하여 CdTe 층에 생성되는 면결함은 양 $<011>$ 방향에서 관찰가능함을 알 수 있다. 결국 압축응력이 아니라, 적층

오류로 인하여 면결함이 $<011>$ 이방성을 갖는다는 것이다.

적층오류로 생성된 면결함은 기저의 성장방향, 즉 박막층의 본래 성장방향 속도보다 결합경계면의 성장속도가 더 빠를 때만 전파된다. 만약 그 반대라면 면결함은 더 이상 전파하지 못하고 멈추고 만다. 그런데 zincblende 구조에서는 $\{111\}A$ 면이 가장 성장 속도가 느리고, 도핑과 같은 외부 영향을 고려하지 않으면 A 형 면이 B 형 면보다 성장 속도가 느리다는 것이 통설이다. 따라서 다음과 같이 생각할 수 있다. Zincblende 구조의 극성으로 인하여, $[01\bar{1}]$ 방향으로 투사했을 때 박막층의 성장면은 $\{111\}A$ 면으로 성장 속도가 느린 반면 면결함의 경계는 $\{122\}B$ 면이기 때문에 성장 속도가 기저보다 빨라 표면까지 계속 전파될 수 있고, $[011]$ 방향으로 투사했을 때 박막층의 성장면은 $\{111\}B$ 면으로 성장 속도가 빠르기 때문에 경계가 $\{122\}A$ 면인 면결함은 더 이상 전파하지 못할 것이다. 결국 적층 오류로 인하여 발생하는 적층결함은 zincblende 구조의 $<011>$ 방향으로의 극성때문에 $[01\bar{1}]$ 방향에서 투사할 때만 전파 성향을 관찰할 수 있다.

결론적으로 면결함의 전파 기구와 박막층의 표면 형상을 함께 고려할 때, 기판과 박막층간의 부정합때문에 생기는 압축 응력으로 형성된 면결함은 표면까지 전파하지 못하고, 적층 오류로 인하여 발생한 면결함들이 성장 속도에 의존하여 표면까지 전파할 수 있음을 알 수 있다. 그리고 적층오류는 박막층의 성장도중 어느 곳에서나 발생가능하므로 이로 인한 hillock의 형성도 다양한 크기 분포를 보이게 된다. 뿐만 아니라 모든 hillock들이 $[01\bar{1}]$ 방향으로 늘어져 있는 현상도 적층오류로 인한 면결함이 hillock의 주요 원인이라는 증거가 된다. $[01\bar{1}]$ 방향에서 볼때 edge on으로 보이는 $(111)A$, $(1\bar{1}\bar{1})A$ 면에서만 면결함이 전파되기 때문에 그로 인해 들출되는 hillock들이 모두 동일한 방향으로 늘어서 있는 것이다.




Fig. 1. A scanning electron microscopy micrograph of (100)CdTe surface grown on (100)GaAs.




Fig. 2. A bright field transmission electron microscopy image showing [01 $\bar{1}$] cross-section.