

한국전기전자재료학회 추계학술대회 논문집 1997.

**CoSi<sub>2</sub>를 As의 확산원으로 형성한  
매우 얇은 n+/p 접합의 전기적 특성  
(Electrical Characteristics of Ultra-Shallow n+/p Junctions Formed  
by Using CoSi<sub>2</sub> as Diffusion Source of As)**

구본철, 정연실, 심현상, 배규식

(B. C. Koo, Y. S. Joung, H. S. Sim, K. S. Bae)

수원대학교 전자재료공학과

(The University of Suwon, Dept. of Electronic Materials Engineering)

**Abstract**

Co single layer and Co/Ti bilayer used to form a CoSi<sub>2</sub> contact. We fabricated the n+/p diodes with this CoSi<sub>2</sub> contact as diffusion source of As. The diodes with CoSi<sub>2</sub> formed by Co/Ti bilayer had more good electrical characteristics than CoSi<sub>2</sub> formed by Co single layer. This shows that the flatness of interface which is a parameter to affect the diodes' electrical characteristics. And the electrical characteristics of diodes are more good when the second thermal activation processing temperature was low as much as 500°C than the temperature high over than 800°C, it was thought as that the silicide was degraded at high temperature.

**서론**

반도체 산업의 급속한 발전으로 인해 소자의 크기가 지수함수적으로 감소하고 있으며, 이러한 소자 크기의 감소에 따른 새로운 공정 및 신소재등이 연구되어지고 있다. 현재는 소자의 크기가 submicron대로 작아져 있고, 이러한 추세에 맞추어 금속화 공정을 위한 물질 및 Al의 확산으로 인한 spiking현상을 방지하기 위한 장벽층으로서 실리사이드가 매우 활발이 연구되어지고 있다<sup>1,2,3)</sup>. 지금까지의 실리사이드는 TiSi<sub>2</sub>와 WSi<sub>2</sub> 등의 내화금속실리사이드가 널리 연구되어져 왔으며, 특히 TiSi<sub>2</sub>는 매우 우수한 비저항( $13\sim16 \mu\Omega\cdot\text{cm}$ )과 실리사이드형성의 편이성으로 인하여 많은 연구가 진행되어 왔다. 그러나 소자가 deep-submicron 준위로 작아짐에 따라 TiSi<sub>2</sub>는 CoSi<sub>2</sub>로 대치되고 있다. 이는 TiSi<sub>2</sub> 형성시 확산 원소가 Ti이므로 Ti가 SiO<sub>2</sub>로 확산하여 Bridge<sup>3)</sup> 형성하여(bridge 현상) 소자를 단락시키고, 접합을 형성하기 위한 불순물과 반응하여 Ti-As, Ti-B등의 화합물을 형성하여 불순

물을 고갈시키기 때문이다. 반면 CoSi<sub>2</sub>는 낮은 비저항과 Co가 확산 원소 이므로 브리지현상이 나타나지 않고 불순물과 반응을 하지 않으며 높은 열적안정성 및 접합면의 평탄성등의 여러 가지 장점을 가지고 있다.

그런데, 실리사이드 형성시 접합과 접촉면의 불균일로 인하여 누설전류가 매우 과도하게 증가하는데 이를 방지하기 위해서는 실리사이드 형성후 Ion-Implantation을 하는 것이 바람직하다. 즉 실리사이드를 확산원으로(SADS, Silicide As Diffusion Source)<sup>4)</sup> 이용하여 이러한 누설전류 문제를 해결하는 연구가 진행중이다. 또한 소자의 미세화에 따른 수평적 크기 및 수직적 크기의 감소로 인하여 매우 얇은 접합의 형성이 요구되어지고 있는데 SADS법은 이러한 요구를 충족시킬 뿐만 아니라 Ion-Implantation진행시 형성되는 격자 손상을 실리사이드 내로 국한 시킴으로써 격자 curing을 위한 높은 온도 공정의 필요성이 감소 되며, 불순물을 활성화시키기 위한 낮은 열적에너지의 공급으로 인한 경제적 이익을 얻을 수 있다는 장점을 가

지고 있다. 따라서 본 연구에서는  $\text{CoSi}_2$ 를 형성하기 위하여 Co 및 Co/Ti 이중막을 이용하였다. 이는 Ti를 사용하였을 경우 전기적 특성의 변화를 보기위해서이다. 왜냐하면 Ti는 높은 산화력으로 인하여 실리콘 계면에 형성되어 있는 자연산화막을 환원시키고 Co의 급격한 확산을 막아 Co단일막을 사용한 경우보다 평탄한 계면을 형성하기 때문이다. 이렇게 형성한 실리사이드에 불순물(As)을 이온주입하고 후속 열처리 공정을 통하여 n+/p의 매우 얇은 접합을 갖는 다이오드를 제작하였다. 이 다이오드의 전기적 특성을 알아보기 위하여 I-V 특성을 측정하였다.

#### 실험방법

(100)의 결정성을 갖는 p형( $10\sim20\Omega \cdot \text{cm}$ ) 4인치 실리콘 웨이퍼를 준비하였다. RCA 후 LOCOS공정을 통해 접촉창( $100\times100\mu\text{m}$ )을 열었다.  $\text{CoSi}_2$ 를 성장시키기 위하여 Co(순도=99.9%/20nm)만을 이용한 단일막의 경우와 각각 Ti(순도=99.99%/5nm) 및 Co(순도=99.9%/20nm)의 이중막을 증착하였다. 이 시편을 800°C에서 20초간 Heatpulse 급속열처리 시스템을 이용하여 질소 분위기에서 열처리하여 50nm 두께의  $\text{CoSi}_2$ 를 형성하였다. 남아있는 금속과, 이중막을 이용한 경우에 생성되는 삼상층(Co-Ti-Si)을 선택석각을 통하여 제거하였다. 이후 As  $1\times10^{15}\text{dose}$ 의 농도와 30KeV의 낮은 이온주입에너지로 이온주입하였다. n+/p 접합을 형성하기 위해서 RTA(Rapid Thermal Annealing)을 이용하여  $\text{N}_2$  분위기에서 500°C~1000°C까지의 후속 열처리 온도와 시간을 변화시키면서 열처리하여 접합을 형성하였다.  $\text{CoSi}_2$ 와 실리콘간의 접합계면의 평탄성을 TEM(Transmission Electron Microscopy)으로 관찰하였으며, 접합의 전기적 특성을 조사하기 위해서는 HP 4156A parameter analyzer를 이용하여 I-V특성을 측정하여 비교하였다.

#### 결과 및 고찰

Fig. 1.에서 보는바와 같이 Co단일막(Fig. 1(a))을 사용한 경우  $\text{CoSi}_2$ 와 실리콘기판간의 계면이 매우 거칠고  $\text{CoSi}_2$ 가 epi-thin film으로 성장한 것이 아니라 poly성이 강한  $\text{CoSi}_2$ 로 성장한 것을 알 수 있다. 반면 Co/Ti 이중막(Fig. 1(b))을 사용한 경우




Fig. 1. TEM photoraphes after silicidation; (a)  $\text{CoSi}_2$  formed by using Co single layer. (b)  $\text{CoSi}_2$  formed by using Co/Ti bilayer.




Fig. 2 Variation of I-V characteristics as the activation time changes at 500°C when the  $\text{CoSi}_2$  formed by Co single layer was used for diffusion source.

계면이 비교적 균일하고 epi- $\text{CoSi}_2$ 로 성장한 것을 알 수 있다. 이것은  $\text{CoSi}_2$ 성장시 Ti가 Co의 급격한 확산을 막고 Ti의 높은 산화력으로 인하여 실리콘 계면에 존재하는 자연산화막을 환원시키기 때문이다.

Fig. 2는 Co 단일 막을 이용하여 형성한  $\text{CoSi}_2$ 를 As의 확산원으로 사용하고 시간을 매개변수로




Fig. 3. Variation of I-V characteristics as the activation temperature changes when the  $\text{CoSi}_2$  formed by Co/Ti bilayer was used for diffusion source.

하여  $500^\circ\text{C}$ 에서 후속 열처리 하여 형성한 다이오드의 전기적 특성을 나타낸다. 후속 열처리온도를 높게( $800^\circ\text{C}$ 이상) 하였을 경우 누설전류와 순방향전류 차가 1 order 정도로 다이오드 특성이 거의 나타나지 않았다. 그리고 후속 열처리온도를 낮게 하더라도 순방향 전류와 누설전류차가 약 4 order 정도의 전류차이를 보였다. 이는 실리콘 기판과  $\text{CoSi}_2$ 사이의 계면의 Fig. 1에서 보는 바와 같이 매우 거칠기 때문인 것으로 생각되어진다. 계면이 거칠 경우 그 사이에 void의 농도가 증가하여 실리사이드에서 실리콘기판으로 확산하는 불순물을 void가 포획하여 접합의 형성을 어렵게 한다. 그리고 Co단일막을 사용하였기 때문에 선행적으로 native-oxide를 제거하였다 하더라도 매우 극소수의 native-oxide가 존재하게 되는데, 이러한 native-oxide는 interfacial oxide로 불순물의 확산장벽으로 작용하게 된다<sup>5)</sup>. 이러한 defects 등은 불순물의 포획만을 주도하는 것만이 아니라 불순물 확산의 barrier로 작용하여 shannon접합을<sup>6)</sup> 형성하게 된다.

Fig 3은 Co/Ti 이중막을 이용하여 형성한  $\text{CoSi}_2$ 를 후속 열처리온도에따라 전기적 특성의 변화를 나타낸 것이다. 후속 열처리 온도가 증가할수록 누설전류가 급격히 증가하는 것을 알 수 있는데, 이는 실리사이드의 열화로 인한 불순물 확산 농도의




Fig. 4. Variation of I-V characteristics as the activation time changes at  $500^\circ\text{C}$  when the  $\text{CoSi}_2$  formed by Co/Ti bilayer was used for diffusion source.

변화가 Shannon 접합을 형성하고, 실리사이드의 용접으로 인한 실리콘기판과  $\text{CoSi}_2$ 간의 계면이 거칠어 지기 때문인 것으로 생각되어진다. 또한 높은 온도( $1000^\circ\text{C}$ )에서는  $\text{CoSi}_2$ 가 열분해 되어 Si와 Co가 생성되어 Co가 실리콘 기판 쪽으로 확산 하여 스파이크형  $\text{CoSi}_2$ 를 생성하고, 접합을 파괴하거나 이 스파이크형  $\text{CoSi}_2$ 가 누설전류의 원인으로 작용한다. 그러나 낮은온도( $500^\circ\text{C}$ )에서는 매우 우수한 전기적 특성을 보이는데, 이는 온도가 낮기 때문에 불순물의 확산속도가 균일하게 되며 실리사이드의 용접이나 열분해로 인한 실리사이드의 열화 현상이 없기 때문인 것으로 생각되어진다. 또한 Ti의 높은 산화력으로 인하여 실리사이드 생성시 native-oxide를 환원시켜 interfacial oxide<sup>5)</sup>의 생성을 막아 불순물 확산을 막는 장벽이 줄어들기 때문인 것으로 생각 된다.

Fig. 4는 Co/Ti 이중막을 이용하여 형성한  $\text{CoSi}_2$ 를 As의 확산원으로 이용하여 형성한 다이오드를 낮은온도( $500^\circ\text{C}$ )에서 후속 열처리했을 경우의 I-V 특성의 변화를 살펴본 것이다. Fig. 1에서도 보는 바와같이 Co/Ti 이중막을 사용했을 경우  $\text{CoSi}_2$ 와 실리콘 기판간의 계면이 매우 평坦함을 알수 있다. 이것은 계면에 불순물(As) 확산의 장벽으로 작용할 void나 다른 defect의 농도가 적다는 것을 의미한다. 따라서 낮은 온도로 열처리를 하더라도 충분히

접합을 형성할 수가 있는 것이다. 또 한 Ti를 사용하였기 때문에 CoSi<sub>2</sub>와 실리콘기판 사이의 자연산화막인 interfacial-oxide를 환원시켜 shannon-contact이 존재할 확률이 감소하였을 것으로 생각되어진다. 또한 낮은 온도에서 열처리하여 불순물(As)의 확산 속도가 매우 균일하고, 비교적 평탄한 접합이 생성되었을 것으로 생각되어진다. 그리고 후속열처리 시간의 증가에 따라 순방향 특성의 향을 보이고 있는데 이는 접합내로 충분히 As이 확산하여 들어간다는 것을 의미하며, 이것은 CoSi<sub>2</sub>의 확산원으로써의 특성이 우수하다고 생각할 수 있다. 후속 열처리 시간을 매우 길게(400 sec. 이상)하였을 경우 순방향 특성의 저하를 가져왔는데 이는 As이 CoSi<sub>2</sub>내로 역확산을 하여 접합내의 불순물 농도의 감소와 As의 회발성으로 인한 evaporation이 원인인것으로 생각되어진다.

## 결론

Co 단일막을 증착하여 CoSi<sub>2</sub>를 형성한 경우 실리콘파의 계면이 거칠었다. 반면 Co/Ti 이중막을 이용하여 CoSi<sub>2</sub>를 형성한 경우 실리콘파의 계면이 매우 평坦하였다. 단일막 및 이중막을 이용하여 형성한 실리사이드를 불순물(As)의 확산원으로 이용하여 n+/p 다이오드를 형성한 경우, Co 단일막이 확산원일 경우는 후속 열처리 온도가 높은 경우(80 0°C 이상)와 낮은 경우(500°C) 모두에서 높은 누설 전류가 나타났으며, 순방향 특성 또한 낮은 전류값을 보였다. 반면 Co/Ti 이중막을 이용한 실리사이드를 불순물의 확산원으로 이용한 경우는 높은 온도(800°C 이상)에서는 순방향 특성은 좋으나 강전계로 전압이 증가할수록 높은 누설전류를 보였고, 낮은 열처리온도(500°C)에서는 순방향 특성 및 역방향 특성 모두가 우수하였다.

따라서 CoSi<sub>2</sub>를 확산원으로 하여 p/n 접합을 형성할 경우 실리사이드와 실리콘간의 계면이 전기적 특성에 영향을 미치는 요소로 생각되어진다. 즉 계면이 평탄할수록 우수한 전기적 특성이 나타났는데, 매우 평탄한 계면을 형성하기 위해서는 Co/Ti 이중막을 이용하여 실리사이드를 형성하여야 할 것으로 생각되어진다. 또 한 높은 온도에서 후속 열처리를 할 경우 누설전류의 증가 및 순방향 전류가 감소하므로 낮은 온도(500°C)에서 열처리 하는 것이 n+/p 접합의 전기적 특성을 향상시키기 위한 방법으로 생각되어진다

## 참고문헌

- 1) K. S. Bae, J. R. Kim, Y. B. Hong, Y. B. Park, Y. S. Cho, Thin Solid Film, Vol. 302, 260, 1997
- 2) K.Goto, A.Fushida, J.Watanabe, T.Sukegawa, K.Kawamura, T.Yamajaki and T.Sugii, IEDM 95, 449
- 3) 김종렬, 조윤성, 배규식, 한국재료학회 Vol. 5. No. 3, 324, 1995.
- 4) Francesco La Via and Emanuele Rimini, IEEE Trabs. on Elec. Dev., Vol. 44 No.4, April, 526, 1997
- 5) Prof. R. W. Cahn et.al. Processing of Semiconductors, VCH Publishers. Inc., New York
- 6) Qingfeng Wang, Carlton M. Osburn, IEEE Trans. on Elec. Dev., Vol. 39 No. 11, November, 2486, 1992