

## 이차원 소자 시뮬레이터를 이용한 비정질 실리콘 물성 파라메타에 관한 연구

### A Study on the Physical Parameters of Amorphous Silicon using a Two-Dimensional Device Simulator(TFT2DS)

박지훈\* 홍익대학교 전자전기공학부  
최종선 홍익대학교 전자전기공학부

Ji Hoon Kwak\* School of Electronic and Electrical Eng., Hong-Ik Univ.  
Jong Sun Choi School of Electronic and Electrical Eng., Hong-Ik Univ.

#### Abstract

TFT2DS was developed to provide the usefulness as an analytic and design tool. The static characteristics of a-Si:H TFTs demonstrated a good agreement between simulated and measured data. This paper shows that TFT2DS can optimize the physical parameters of a-Si:H through sensitivity simulations and compute the static characteristics of a-Si:H TFTs. Moreover, through the sensitivity study of the parameters, it is shown that the optimizations of both the physical parameters of a-Si:H and the parameters of a-Si:H deposition, which must be inter-related, might be possible.


#### 1. 서론

최근의 수소화된 비정질 실리콘 박막 트랜지스터(a-Si:H TFT)의 개발이 액정 디스플레이(LCD)의 화소 구동 소자로서 크게 증가되고 있지만, 물성 및 소자의 동작 원리 규명을 통한 설계의 최적화 등이 문제로 제시된다. 이를 해결하기 위해, 수소화된 비정질 실리콘 박막 트랜지스터를 위한 현실적인 2차원 소자 시뮬레이터(Simulator)가 필요하다. 발표된 여러 수소화된 비정질 실리콘 박막 트랜지스터의 2차원 소자 시뮬레이터들<sup>[1]-[3]</sup>은 단순화를 위한 여러 가정들을 내포하므로 결과의 정확성에 한계가 존재한다. 본 논문에서는 정상 상태의 전기적 특성에 대한 시뮬레이션을 통해 유용성이 검증된 수소화된 비정질 실리콘 박막 트랜지스터의 2차원적 소자 시뮬레이터(TFT2DS)<sup>[4]</sup>를 이용하여 비정질 실리콘의 물성 파라메타들이 소자에 미치는 영향을 분석했고, 소자의 최적 설계를 위한 물성 파라메타 값을 추출했다.

#### 2. 물성 모델

TFT2DS의 장점은 현실성이 높은 비정질 실리콘

의 물성 모델<sup>[5]</sup>에 있다. 금지대내에 연속적으로 분포하는 상태들에 붙잡힌 전하들을 고려한 Poisson 방정식과 전자 및 정공의 연속 방정식이 기본이 되는 비정질 실리콘 모델은 이온화된 불순물 상태들의 가우시안(Gaussian) 분포 특성, 대꼬리(Band Tail) 상태들의 지수적 분포 특성, 양전성(Amphoteric)인 현수 결합(Dangling Bond) 상태의 가우시안 분포 특성, 대꼬리 상태와 현수 결합 상태에서의 재결합 등이 특징이며, 대략적인 에너지대를 <그림 1>에 나타냈다. 세부적인 이론은 참고 문헌<sup>[6]-[7]</sup>에 기술되어 있다.




<그림 1> 비정질 실리콘의 에너지대 모델

### 3. 수치 해석법 및 프로그램 구조

TFT2DS에서는 Dirichlet 경계 조건과 Neumann 경계 조건이 사용되었다. Poisson 방정식과 연속 방정식은 비균일 유한 미분(Non-uniform Finite Difference)법으로 대수식화되고, Normalization을 위해 A. De Mari 법이 이용되었다. 기본 운송 식들의 선형화를 위해 Newton 반복법이 사용되었고, 반복 과정에서 발생하는 수치 요동의 감폭을 위해 Brown-Lindsay 알고리즘이 적용되었다. 선형식을 계산하기 위해 포트란 수치 해석 코드인 LINPACK<sup>[8]</sup>의 서브루틴들을 이용하였다. 이동-확산 방정식은 Scharfetter-Gummel 법으로 선형화되고, 여러 적분 계산에는 Langurerre 적분법과 Hermite 적분법이 도입되었다. 세부적인 이론은 참고 문헌<sup>[9]-[12]</sup>에 기술되어 있다.

### 4. 시뮬레이션 결과

본 논문에서는 소오스/드레인에서 음의 접촉을 위해 이온 임프랜테이션으로  $n^+$ 층이 형성된 역 스테거드(Staggered)형 소자를 대상으로 연구를 수행했다. 주요 소자 파라미터들은 <표 1>에 정리했고, 대략적인 소자 단면도는 <그림 2>에 나타냈다. 여러 비정질 실리콘의 물성 파라미터들 중, 현수 결합 상태들간 전이의 주 에너지인  $E_D^+$  및  $E_D^-$ , 현수 결합 상태의 밀도인  $N_{Dtot}$ , 도핑 효율인  $Eff$ , 전도대와 증만대의 유효 상태 밀도인  $N_c$  및  $N_v$ , 자유 전자와 정공의 대이동도인  $\mu_n$  및  $\mu_p$ 의 소자에 대한 민감도를 시뮬레이션하여, 그 결과와 측정된 정상 상태 특성<sup>[13]</sup>과의 비교를 통해 최적화된 파라미터 값을 추출하여 <표 2>에 정리했다.



<그림 2> 소자 단면도


파라미터	정의	값
$L_{ch}$	채널 길이	100[ $\mu m$ ]
$L_{ov}$	게이트와 중첩된 소오스/드레인 거리	50[ $\mu m$ ]
$W$	채널 너비	950[ $\mu m$ ]
$d_{Si}$	반도체층 두께	700[ $\text{\AA}$ ]
$d_{ox}$	게이트 절연층 두께	1500[ $\text{\AA}$ ]

<표 1> 주요 소자 파라미터 값


파라미터	정의	값
$E_D^+$	+상태의 현수 결합과 중성 상태의 현수 결합간 전이의 주 에너지 준위	0.65[eV]
$E_D^-$	중성 상태의 현수 결합과 -상태의 현수 결합간 전이의 주 에너지 준위	1.45[eV]
$E_{Dcenter}^+$	$ E_D^+ + E_D^- /2$	1.05[eV]
$\Delta E_D^+$	$ E_D^+ - E_D^- $	0.80[eV]
$\sigma$	현수 결합 상태의 가우시안 분포 표준편차	0.18[eV]
$N_{Dtot}$	현수 결합 상태 밀도	1.0d16[ $cm^{-3}$ ]
$Eff$	도핑 효율	1.0d-5
$N_c, N_v$	전도대( $E_c$ ), 증만대( $E_v$ )의 유효 상태 밀도	1.0d19[ $cm^{-3}$ ]
$\mu_n, \mu_p$	자유 전자, 정공의 대이동도	7.2[ $cm^2/Vs$ ]

<표 2> 최적화된 주요 물성 파라미터 값


먼저, 최적화된 물성 파라미터 값으로 시뮬레이션된 트랜스퍼 특성은 측정값과 잘 일치함을 <그림 3>에서 알 수 있는데, 낮은 게이트 전압에서의 드레인 전류의 차이는 측정시의 오류 또는 누설 전류로 추측된다. 시뮬레이션된 출력 특성도 측정값과 잘 일치함을 확인할 수 있었다.




<그림 3>  $V_D = 2.0V$ 에서 트랜스퍼 특성 곡선 비정질 실리콘 물성 파라미터들의 민감도 시뮬레이션 결과는 <그림 4>에서 <그림 9>에 나타냈다. 우선,  $E_{Dcenter}^+$ 가 전도대쪽으로 이동할수록 트랜스퍼 곡선의 기울기와 포화 전류가 증가하는데 이는 페르미 준위(Fermi Level)의 위치가  $E_{Dcenter}^+$ 의 변화에 따라 금지대 중앙에서 전도대쪽에 근접하게 되기 때문이다.  $\Delta E_D^+$ 가 넓어지면 현수 결합 상태가 대꼬리 상태로 이동하여 Deep Defect 상태가 감소하는 효과를 가져오므로 트랜스퍼 곡선의 기울기 및 포화 전류가 증가하게 된다.  $N_{Dtot}$ 의 감소와  $Eff$ 의 증가에 따라 트랜스퍼 곡선의 기울기 및 포화 전류가 증가함을 알 수 있다. 또한, 금지대내의 상태 분포와는 무관한  $N_c$  및  $N_v$ ,  $\mu_n$  및  $\mu_p$ 는 트랜스퍼 곡선의 기울기 및 포화 전류와 비례 관계임을 알 수 있다.




<그림 4> 트랜스퍼 특성의  $E_{Dcenter}^*$ 에 대한 민감도




<그림 8> 트랜스퍼 특성의  $N_c, N_v$ 에 대한 민감도




<그림 5> 트랜스퍼 특성의  $\Delta E_b^*$ 에 대한 민감도



<그림 9> 트랜스퍼 특성의  $\mu_n, \mu_p$ 에 대한 민감도



<그림 6> 트랜스퍼 특성의  $N_{tot}$ 에 대한 민감도



<그림 7> 트랜스퍼 특성의  $E_{ff}$ 에 대한 민감도

## 5. 결론

본 논문에서는 트랜스퍼 특성, 출력 특성의 시뮬레이션으로 TFT2DS의 현실성을 입증했고, 소자의 최적 설계를 위한 비정질 실리콘의 물성 파라메타를 추출하였다. TFT2DS를 통한 비정질 실리콘 물성 파라메타의 최적화가 소자의 제조 공정 파라메타와 상호 관련되어질 경우, 소자의 구조 설계 및 제조 공정 등의 최적화가 대단히 용이해지며, 이는 소자 개발 기간 및 비용 절감에 크게 기여할 것이다. 향후, 복잡한 상관성을 갖는 비정질 실리콘의 물성 파라메타들에 대한 연구와 다양한 소자 구조에 대한 최적화 연구를 지속하여 소자 특성의 극대화를 위한 소자의 구조 및 제조 공정의 설계를 더욱 효율적이고 경제적으로 수행할 수 있게 할 계획이다.

본 논문은 한국과학재단 96년 핵심전문연구과제 (961-0918-094-1)의 연구비에 의해 수행되었음

## 참고 문헌

- [1] G. Merckel, A. Rolland, *A Compact CAD Model for Amorphous Silicon Thin Film*

- Transistors Simulation-I. d.c. Analysis*, Solid-State Electronics, 39(8), 1231 (1996)
- [2] N. Hirose, Y. Uchida, M. Matsumura, *Two-Dimensional Numerical Analysis of Amorphous Silicon Field-Effect Transistor*, Jpn. Appl. Phys., 24(2), 200 (1985)
- [3] J.G. Shaw, M. Hack, *Simulations for Short-Channel and Overlap Effects in Amorphous Silicon Thin Film Transistors*, Appl. Phys., 65(5), 2124 (1989)
- [4] J.S. Choi, G.W. Neudeck, *Two-Dimensional Numerical Simulation Program for Hydrogenated Amorphous Silicon TFTs*, 대한 전기학회 추계학술대회 논문집, 252 (1994)
- [5] J.L. Gray, *A Computer Model for The Simulation of Thin-Film Silicon-Hydrogen Alloy Solar Cells*, IEEE Trans. Electron Devices, ED-36(5), 906 (1989)
- [6] J.W. Park, *Computer Modeling of Electronic properties in Thin Film Silicon Hydrogen-Alloy and Its Application to Solar Cells*, Ph.D. Dissertation, Purdue University (1989)
- [7] G.W. Taylor, J.G. Simmons, *Basic Equations for Statistics, Recombination Processes and Photoconductivity in Amorphous Insulators and Semiconductors*, Non-Cryst. Solids, 8-10, 940 (1972)
- [8] LINPACK, ZM-LINPACK, Purdue University, Computing Center
- [9] Christopher M Snowden, *Introduction to Semiconductor Device Modeling*, World Scientific, Singapore (1986)
- [10] D.L. Scharfritter, H.K. Gummel, *Large-Signal Analysis of a Silicon Read Diode Oscillator*, IEEE Trans. Electron Devices, ED-16, 64 (1969)
- [11] A. de Mari, *An Accurate Numerical Steady-State One-Dimensional Solution of The PN Junction*. Solid-State Electronics, 11, 33 (1968)
- [12] G.W. Brown, B.W. Lindsay, *The Numerical Solution of Poisson's Equation for Two-Dimensional Semiconductor Devices*, Solid-State Electronics, 19, 991 (1976)
- [13] Shengwen Luan, *Silicon Nitride Deposition, Chromium Corrosion Mechanisms and Source/Drain Parasitic Resistance in Amorphous Silicon Thin Film Transistors*, Ph.D. Dissertation, Purdue University (1991)