

## 코발트 폴리사이드 게이트 전극 형성 (Formation of Cobalt-polycide gate electrode)

수원대학교 전자재료공학과 심현상, 구본철, 배규식

연락처 : 심현상

(445-743) 경기도 화성군 봉담면 와우리 산 2-2

수원대학교 전자재료공학과 대학원

전      화 : 0331-220-2560

팩      스 : 0331-220-2560

### 서론

금속 실리사이드는 최근 몇 년동안 CMOS 공정에 널리 쓰여지고 있다. 이는 금속 실리사이드의 낮은 비저항과 자기정렬 실리사이드 공정을 이용하여 공정상의 적은 변화만으로도 낮은 저항값을 얻을 수 있기 때문이다. 이중  $\text{CoSi}_2$ 는 약  $15\sim20 \mu\Omega \cdot \text{cm}$ 으로 낮은 비저항값과  $4\sim5 \Omega/\square$ 의 면저항값을 갖고 있다. 그러나, 이 실리사이드는 고온에서의 열적 불안정성으로 종종 한계를 받고 있으며, 소자 크기가 미세화되면서 실리사이드의 열적 안정성은 더욱 감소된다. 본 연구에서는 다양한 기판위에 Co 단일막과 Co/Ti 이중막으로  $\text{CoSi}_2$ 를 형성한 후, 게이트 전극 형성에 맞는 특성을 조사, 분석하였다.

### 실험방법

(100) 실리콘 웨이퍼에  $\text{SiO}_2$ 을 습식 산화로 500 nm 성장시킨 후, 그 위에 LPCVD로 각각 비정질 실리콘, 다결정 실리콘, 비정질 실리콘/다결정 실리콘을 증착하였다. 이 기판위에 Co(180 Å)/Ti(50 Å) 이중막과 Co(180 Å) 단일막을 E-beam Evaporator로 증착시키고,  $\text{N}_2$  분위기에서 RTA로  $\text{CoSi}_2$ 를 형성시켰다. 그리고 시간을 계속적으로 증가시켜  $\text{CoSi}_2$ 의 열적 안정성을 실험하였다.

$\text{CoSi}_2$ 의 특성 분석을 위하여 X선 회절기, Auger 전자 분광기(AES), Rutherford backscattering spectrometry(RBS), Atomic Force Microscope(AFM)을 이용하였다.

### 실험결과

단일막을 이용하여 실리사이드화 공정을 행하였을 때는 좋은 열적 안정성 및 낮은 면저항값을 얻을 수가 없었지만, 이중막을 이용한 실리사이드막은 고온에서의 높은 열적 안정성과  $4\sim5 \Omega/\square$ 의 낮은 면저항을 가지고 있었다. 특히 비정질 실리콘 위에 형성된 실리사이드의 경우는 다결정 실리콘 위에 형성된 실리사이드보다 더 좋은 열적 안정성 및 낮은 비저항값을 가지고 있어 게이트 전극형성으로서 매우 좋은 특성을 가짐을 알 수 있었다.