

[II~1]

Single Electron Transistor 제작용 실리콘박막의 열처리 효과

이 재희, 이 원식, 고 재석*, 김광일*, 권 영규**

경일대학교 표면물리연구실

* 포항산업과학연구원 자동화부문 전력전자연구팀

** 위덕대학교 전자공학과

Averin 과 Likharev[1]에 의하여 Single Electron Transistor(SET)가 제안된 이후 다양한 재료와 회로들을 이용한 SET가 발표되고 있다. Ti 금속을 사용한 SET는 극저온에서 작동하며, Asymmetric tunnel barrier[2], Double gate SET, Nanowire diode array devices 등은 상온에서 작동한다. 최근 두께 34Å의 초박막 다결정실리콘재료를 사용한 상온 SET가 Yano등[3]에 의하여 보고되었다. 이 소자의 channel 폭은 1,000Å내외이며, channel을 이루는 다결정실리콘의 grain size는 100Å정도로 작으며 매우 균일하였다. 다결정실리콘은 제작온도와 열처리 방법 및 조건에 의하여 그 특성은 매우 달라진다. Furnace 열처리를 하면 grain size가 대체로 크지므로 상온 SET제작에는 부적절한 열처리방법이다.

본연구에서는 LPCVD방법으로 비정질실리콘을 제작한 후 Rapid Thermal Annealing(RTA)방법으로 상온 SET제작용 다결정실리콘을 만들고자 하였다. 복사열전달에 의하여 기판의 온도를 일정하게 유지하여 중착되는 박막의 균일성을 향상시키고자 SiC Heater와 Sample Holder를 고안 제작하였다. 580°C, 0.5torr에서 600Å정도의 두께로 비정질 실리콘을 먼저 제작한 후, 열처리온도와 시간을 변화시키며 결정화특성 및 물성을 분석하였다. 열처리온도가 950°C일 때, 5초간 열처리에 의하여 결정성이 나타나며 crystalline fraction은 80%정도였다. 열처리 시간이 길어질수록 crystalline fraction도 증가함을 Raman spectroscopy, XRD를 이용하여 확인하였다. AFM으로 측정한 표면거칠기는 3-3.5Å 정도로 열처리시간에 무관하였다. 1050°C열처리결과를 통하여 열처리온도가 높을수록 결정화에 시간이 적게 소요됨을 알 수 있다. TEM사진에서 다결정실리콘의 grain size와 grain 밀도를 구하였다. 실험결과들을 결정 핵생성과 결정화와 연관지어 설명할 수 있었다. RTA방법에 의하여 grain size 제어가 가능하며 표면거칠기도 우수한 다결정실리콘박막을 제작할 수 있었다.

참고문헌

1. D. V. Averin and K. K. Likharev, J. Low Temp. Phys. 62, 345(1985).
2. Y. Matsumoto, T. Hanajiri, T. Toyabe, and T. Sugano, Extended Abs. '95 Int'l Conf. Solid State Dev. & Mat. 186(1995).
3. K. Yano, T. Ishii, T. Hashimoto, T. Kobayashi, F. Murai, and K. Seki, IEEE Trans. Electron Devices, 41, 1628(1994).