

# IPM을 적용한 저리플형 DC/DC 컨버터

김성철, 계문호, 조기연

한국전기연구소

## A Study of low ripple type DC-DC converter with IPM

Kim Sung-chul, Kye Moom-ho, Kee-Yeon Joe

Korea Electrotechnology Research Institute

**Abstract :** In this paper, the new filter that reduced output ripple to zero is proposed. This filter is composed of transformer and capacitor. The operating mode is verified with theoretical analysis of low ripple filter and computer simulation. DC-DC converter of input voltage DC 100[V], output 30[V]/30[A], switching frequency 20[kHz] is manufactured. In the result, computer simulation analysis is same to experimental result.

### I. 서론




사회가 발전하고 computer system이 더욱 확대 보급됨에 따라서 그 전원 장치는 더욱 소형화와 더욱 정밀하기를 요구한다. 이에 따라서 전원장치의 스위칭 주파수는 더욱 고주파로 스위칭 하여 출력의 리플 주파수를 더욱 정밀하게 하고 있다.

본 논문에서는 출력전류의 리플을 최소한으로 억제하도록 하는 새로운 방식의 출력 필터의 적용을 제시하며, Phase-shifted Zero-voltage-switching Full-bridge(PS ZVS FB)방식의 DC-DC Converter에서 스위칭 주파수 20[kHz], 입력 DC 100[V] 출력 30[V]/30[A] 용량의 장치를 대상으로 하여, 컴퓨터 시뮬레이션으로 주요한 동작 특성을 확인하고, 실제로 장치를 제작하여 그 특성이 컴퓨터 시뮬레이션 특성과 잘 일치함을 밝히고자 한다.

### II. 본론

#### 1. DC-DC converter의 기본 동작

기존의 full-bridge DC-DC 컨버터는 대각선에 존재하는 스위치 쌍이 동시에 on/off를 하여 에너지를 2차로 전달하는데, 이 동작에서 발생하는 중요한 문제점은 4개의 스위치가 모두 off인 경우에 변압기의 leakage 인덕턴스내에 저장된 에너지가 소모될 통로가 없어, 스위치의 접합 커패시턴스 성분과 심각한 ringing을 일으키며, 소자에 스트레스를 가중시킨다. 본 연구에서 적용한 PS ZVS-FB DC-DC 컨버터는 <그림 1>에서 보이는 바처럼 스위치 Q2와 Q4의 게이트 신호들이 Q1과 Q3의 게이트 신호들에 대하여 시간 지연을 갖도록 하여, 이 시간동안에 1차측 변압기의 leakage 인덕턴스내에 저장된 에너지가 스위치의 body 다이오드를 통하여 순환하도록 low-impedance 통로를 만들어 준다. 더욱이 leakage 인덕턴스내에 저장된 에너지는 스위치의 접합 커패시턴스내에 저장된 에너지를 방전시키는데 사용되며 이는 1차측 스위치들이 ZVS동작을 하도록 한다. 스위치들은 각각 50%의 고정된 Duty 비율을 갖고 동작하며, 두 암의 위상 변이는 2차측으로 전달되는 에너지의 duty비율을 결정한다. 즉 ZVS동작을 얻기 위하여 어느 정도의 leakage 인덕턴스가 요구되며, 이는 1차측 전류의 상승 기울기를 만들게 되고, 변압기 2차측 전압의 변화 폭을 감소시켜 유효 duty( $D_{eff}$ )를 작게 한다. 이는 출력전류의 증가와 leakage 인덕턴스값의 증가에 따라서 유효 duty는 더욱 감소하게 된다.



<그림 1> PS ZVS DC-DC 컨버터  
<Fig.1> PS ZVS DC-DC Converter

## 2. 기존의 출력 LC 필터의 적용

리플을 제한하기 위하여 주어진 설계 조건에 맞추어 설계하여 적용한다.

- DC 출력 전류(Io) = 30[A]
- 전류 리플(Δi) ≤ 3.0%
- 전압 리플(Δv) ≤ 0.1%
- 스위칭 주파수(fs) = 20[kHz]
- 최소 off 시간(Toff) = 5[μs]
- 정격 출력전압(Vo) = 30[V]

이때, 요구되는 인덕턴스(Lf)와 출력 캐패시턴스(Cf)는

$$C_f = \frac{\text{current ripple}}{\text{voltage ripple}} \times T_{off}$$


$$= \frac{0.5}{0.03} \times 6.5 \times 10^{-6} = 108[\mu F]$$

$$L_f = \frac{\text{output voltage}}{\text{current ripple}} \times T_{off}$$

$$= \frac{30}{1} \times 6.5 \times 10^{-6} = 195[\mu H]$$

으로 설정할 수 있다.

## 3. 저리플 필터의 적용



<그림 2> 저리플 필터 회로

<Fig. 2> Low ripple filter circuit

본 논문에서 제안하는 저리플 필터는 제로 리플이 되기 위하여  $\frac{dI_s}{dt} = 0$  이어야 하는데, 이는

$V_{L_s} = L_s \cdot \frac{dI_s}{dt} = 0$  이므로  $V_{L_s} = 0$  이면 된다. 위 <그림 2>로 부터

$$V_a \cdot \frac{L_m}{L_m + L_p} \cdot \frac{N_s}{N_p} = V_o$$

이고, 제로-리플을 얻기 위하여 다음 식을 만족하여야 한다.

$$\frac{N_s}{N_p} \cdot \frac{L_m}{L_m + L_p} = 1$$

만약,  $N_s = N_p$  이고,  $L_p$ 가 0이면 제로-리플이 얻어지나 이는 트랜스 제작시 실제로 불가능하고, 또한 출력 커패시터 내부에는 ESR이 존재하기 때문에 약간의 리플이 나타나게 된다.


## 4. 컴퓨터 시뮬레이션

<표 1>에서 나타낸 바와 같이 시뮬레이션 조건을 설정하여 컴퓨터 시뮬레이션을 수행하였다. 시뮬레이션 툴로는 Pspice를 활용하였고, 제안된 필터가 적용된 경우와 기존의 LC 필터가 적용된 각각의 경우에 있어서 입력단의 동작특성과 출력단 리플 전류의 값을 비교하였다. <그림 3>은 시


플레이션 회로도로서 리플의 저감을 최소로 하기 위해서 외부에 인덕터를 추가하였으며, 시물레이션 결과는 <그림 4>, <그림 5>에서 보이는 바와 같이 기존의 LC 필터 적용시 전류 리플은 약 1[A]이고, 제안된 필터 적용시의 전류 리플은 약 0.2[A]로써 제안된 필터는 전류 리플 저감에 좋은 특성을 나타내었다.

<표 1> 시물레이션 조건값


항목	조건값
출력 전류	30[A]
출력 전압	30[V]
스위칭 주파수	20[kHz]
전류허용 ripple	3.0% 이하
전압 허용 ripple	0.1% 이하
Toff	5[ $\mu$ s]
입력전압	DC 100[V]



<그림 3> 시물레이션 회로도  
<Fig. 3> Simulation circuit




<그림 4> 기존의 LC 필터 적용시  
<Fig. 4> Conventional LC filter



<그림 5> 저리플형 필터 적용시  
<Fig. 5> Low ripple filter


## 5. 실험결과




<그림 6> 실험 장치 회로도  
<Fig. 6> Experimental Unit circuit

실험 장치는 <그림 6>에서 보이는 주회로로 시물레이션에서 구한 파라미터를 적용하여 구성하였고, 입력은 DC 100[V], 출력은 30[V] / 30[A], 스위칭 주파수 20[kHz]로 하였다. <그림 7>의 (a)는 기존의 LC필터를 적용하여 얻은 실험 파형으로 리플의 크기는 약1[A]이다. 여기서 출력 LC 필터단의 인덕터는 200[uH], 콘덴서는 100[uF]이다. <그림 7>의 (b)는 저리플 필터를 적용하고 외부에 인덕터를 추가하여 얻은 실험 파형으로서 리플의 크기는 약0.2[A]로서 기존의 LC 필터를 적용했을 때와 비교하여 월등히 줄었음을 알 수 있다. 여기서 저리플 필터의 인덕턴스 성분은 57[uH], 외부 인덕터는 30[uH]이고, 콘덴서는 40[uF]이다. 이와 같이 실험 결과 기존의 LC필터 보다 작은

인덕터 크기로서 전류 리플을 크게 감소 시킬 수 있었다.



(a) 기존의 LC 필터 적용시 (1[A]/div)  
(a) Conventional LC filter (1[A]/div)



(b) 저리플형 필터 적용시 (0.5[A]/div)  
(b) Low ripple filter (0.5[A]/div)

<그림 7> 실험 파형(100[V], 20[V]/div)  
<Fig. 7> Experimental waveforms  
(100[V], 20[V]/div)

### III. 결론

본 논문에서는 DC-DC 컨버터의 출력단 필터로써 저리플 필터를 적용하여 기존의 LC 필터와 그 특성을 비교하였다. 구조상 기존의 LC 필터와의 차이점으로는 기존의 인덕터에 단권 변압기 구조로 2차 권선을 감아서 기본 인덕터를 만들고, 외

부에 인덕터를 추가함으로써 출력단의 전류 리플을 거의 제로까지 줄일 수 있음을 시뮬레이션과 실험을 통하여서 보였다. 또한 실험 결과 같은 전류 리플을 얻도록 할 경우 인덕터의 크기는 200[μH]에서 57[μH]로 1/4정도로 줄어들며, 전체 장치의 크기를 줄일 수 있었다. 본 논문에서 제안한 방식은 통신용, 컴퓨터용 등의 정밀급 전원 장치가 요구되는 시스템의 기본 회로에 적용할 수 있을 것으로 사료된다.

### 참고문헌

- [1] E.S.Kim, K.Y.Joe, M.H.Kye, H.H.Koo, "13 kW high frequency FB ZVS DC-DC converter using snubber capacitors" ICPE'95 proceedings, 1995.Oct. pp277-282
- [2] Ionel Dan Jitaru, "DC-DC converter technology" APEC'96 seminar 3 1996. Mar. 3.
- [3] Stanimir Valtechv, Beatriz V.Borges, Victor Anunciada, "1 kW / 250kHz Full Bridge Zero Voltage Switched Phase Shift DC-DC Converter with Improved Efficiency" Intelec'95 proceedings, 1995.Oct. pp803-807