

Canonical Chua 회로의 Hardware 제작에 관한 연구

고 재호*, 방 성운*, 배 영철**, 임 화영*

* 광운대학교 제어계측공학과, ** 산업 정보 기술원

A Study On Hardware Implementation of Canonical Chua's Circuit

Ko Jae-Ho, Bang Sung-Yun, Bae Young-Chul, Yim Hwa-Yeoung

* Dept. of Control & Inst. Eng. Kwangwoon Univ. ** KINITI

Abstract

Canonical Chua's circuit is a simple electronic circuit which exhibits a variety of bifurcation phenomena and attractors. It consists of two capacitors, an inductor, two linear resistors, and a nonlinear resistor. When the circuit exhibits chaotic signals, the nonlinear resistor of canonical Chua's circuit may have three different voltage-current characteristics.

In this paper, the design methodology for practical implementation of the nonlinear resistors which have all these characteristics is described. In addition, the effectiveness of result is shown by not only the MATLAB simulation but also the PSPICE simulation.

1. 서 론

카오스 현상을 구현하는 방법중 전자 회로^[5-6]는 하드웨어의 구현 및 과정의 측정이 가능하고, 실시간(real-time)에서 동작하며, 파라미터를 쉽게 변화시킬 수 있는 장점 때문에 주된 연구의 대상이 되고 있다.

특히, 저항, 콘덴서, 인덕터만으로 구성된 전자회로가 카오스 현상을 나타내기 위해서는 비선형 소자가 하나 이상 포함된 3차 이상의 시스템이어야 하며^[1,4], Canonical Chua 회로는 이 조건을 만족하는 간단한 전자 회로이다.

Canonical Chua 회로는 1개의 비선형 소자(N_R)인 구분 선형 저항(segment piecewise-linear resistor)과 5개의 선형소자 R, G, L, C_1, C_2 로 구성되는 발진회로로 다양한 분기 현상과 어트랙터들이 컴퓨터 시뮬레이션에서 관찰되고 있으며, 실제로 제작하기 위해서는 비선형 저항의 특성을 구현하여야만 한다.

이에 본 논문에서는 Op-Amp와 저항을 사용하여 비선형 소자(N_R)를 설계하는 방법론을 제시하였다.

2. 본 론

2.1 Canonical Chua 회로

Canonical Chua 회로(Canonical Chua's circuit)를 그림 1에 보였으며, 상태 방정식은 식 (1)과 같다.





그림 1. Canonical Chua 회로
Fig. 1. Canonical Chua's circuit

$$\frac{dv_{C_1}}{dt} = \frac{1}{C_1} [-f(v_{C_1}) + i_L]$$

$$\frac{dv_{C_2}}{dt} = \frac{1}{C_2} (-Gv_{C_2} + i_L)$$


$$\frac{di_L}{dt} = -\frac{1}{L} (v_{C_1} + v_{C_2} + Ri_L) \quad (1)$$

식 (1)에서 $f(v_{C_1})$ 은 비선형 소자(N_R)의 특성을 나타낸 함수로, 그림 2에 보인 3가지 형태의 전압-전류 특성을 갖는다.



(a) $0 < G_b < G_s$,

(b) $0 < G_b < G_s$



(c) $G_a < 0, G_b > 0$

그림 2. 비선형 저항 특성

Fig. 2. Characteristic of nonlinear resistor

2.2 Canonical Chua 회로의 비선형 저항 설계 및 실험

2.2.1 회로 구현

카오스 현상이 생기는 Canonical Chua 회로를 실제로 제작하기 위해 3가지 형태의 비선형 저항 특성을 연산 증폭기(op-amp)와 저항을 사용하여 모두 구현하였다.

2가지 형태의 회로로 분류하여 설계하였으며, 연산 증폭기(op-amp)가 선형 영역과 포화된 이후의 비선형 영역에서 입력 전압 차에 의한 출력 전압이 서로 다른 특성을 이용하여 구분 선형 특성이 되도록 하였다.

a) $0 < G_b < G_a$ 인 비선형 저항 특성의 회로 설계

연고자 하는 비선형 저항의 특성 G_a, G_b, B_p (그림 2.(a))의 회로를 그림 3에 보였으며,




그림 3. $0 < G_b < G_a$ 인 비선형 저항 특성 회로도

Fig. 3. Circuit diagram of $0 < G_b < G_a$

R_1, R_3, R_4 값은 다음과 같은 과정으로 정한다.

- ① G_a, G_b, B_p 를 선정한다. (E_{sat} 은 알고 있다고 가정)
- ② $\frac{E_{sat}}{B_p} > \frac{G_a - G_b}{G_b}$ 인지를 확인한다.
위의 ②를 만족하지 않으면 $R_3 < 0$ 이 된다.
- ③ $R_1 = \frac{1}{G_a}$

$$\textcircled{4} R_1 = \frac{E_{sat}}{G_a B_p}$$

$$\textcircled{5} R_3 = -\frac{(G_b - G_a)R_1}{(G_b - G_a) + G_a G_b R_1}$$

b) $G_a < 0, G_b > 0$ 또는 $0 < G_a < G_b$ 인 비선형 저항 특성의 회로 설계

그림 4의 회로로 구현한다.




그림 4. $G_a < 0, G_b > 0$ 또는 $0 < G_a < G_b$ 인 비선형 저항 특성 회로도

Fig. 4. Circuit diagram of $G_a < 0, G_b > 0$ or $0 < G_a < G_b$

구현하는 과정은 다음과 같다.

- ① G_a, G_b, B_p 를 선정한다.
(E_{sat} 은 알고 있다고 가정)
- ② R_3 의 값을 선택한다.
- ③ $\frac{E_{sat}}{B_p} > \frac{G_b - G_a}{G_b}$ 인지를 확인한다.


위의 ③을 만족하지 않으면 $R_4 < 0$ 또는 $R_6 < 0$ 이 된다.

$$\textcircled{4} R_4 = \frac{(E_{sat} - B_p)}{B_p}$$


$$\textcircled{5} R_7 = \frac{R_3 - R_4}{(G_b - G_a)R_4}$$

$$\textcircled{6} R_6 = \frac{R_7}{G_b R_4 - 1}$$

비선형 저항의 전압 전류 특성을 실측하여 그림 5에 나타내었다.



(a) $0 < G_b < G_a$




(c) $G_a < 0, G_b > 0$

그림 5. 하드웨어로 구현한 비선형 저항의 전압 전류 특성


Fig. 5. Voltage-current characteristic of nonlinear resistor implemented by hardware

2.3 어트랙터의 생성


설계된 비선형 저항을 이용하여 Canonical Chua 회로에서 발생하는 다양한 카오스 어트랙터를 그림 6에 PSPICE(왼쪽), MATLAB 시뮬레이션(오른쪽)에 보였다.




(a) PSPICE Simulation




(a') MATLAB Simulation




(b) PSPICE Simulation




(b') MATLAB Simulation




(c) PSPICE Simulation




(c') MATLAB Simulation




(d) PSPICE Simulation



(d') MATLAB Simulation



(e) PSPICE Simulation



(e') MATLAB Simulation

그림 6. 카오스 어트랙터
Fig.6. Chaotic Attractor

3. 결 론

카오스 현상이 생기는 Canonical Chua 회로를 실제로 제작하기 위해 3가지 형태의 비선형 저항 특성을 Op-Amp와 저항을 사용하여 모두 구현하였으며, 연산 증폭기(op-amp)가 선형 영역과 포화된 이후의 비선형 영역에서 입력 전압 차에 의한 출력 전압이 서로 다른 특성을 이용하여 구분 선형 특성이 되도록 하였다.

설계된 비선형 저항을 이용하여 다양한 카오스 어트랙터가 생성됨을 입증하여, 카오스 암호화 통신, 카오스 제어등에 응용할 수 있는 강건한 카오스 신호 발생 회로를 제시하였다.

참 고 문 헌

- [1] J.Guckenheimer and P.Holmes, Nonlinear Oscillations, Dynamical System, and Bifurcations of vector Field. New York ; Springer - Verlag, 1983.
- [2] L.O.Chua, M.Komuro, and T.Matsumoto, "The Double Scroll Family, Part I, and II.", *IEEE Trans. on Circuit and System*, Vol. CAS - 33, pp. 1073 - 1118, 1988.
- [3] T. Matsumoto, L. O. Chua, and M. Komuro, "The Double Scroll" *IEEE Trans. on Circuit and System*, Vol. CAS-32, pp. 798 - 818, 1985.
- [4] T. Matsumoto, "A chaotic Attractor from chua's circuit", *IEEE Trans. on Circuit and System*, Vol. CAS-31, pp. 1055 - 1058, 1984.
- [5] M. Kuramitsu and K. I. Mori, "A simple Electric Circuit Generating chaos" *Technical report IEICE*, NLP 93 - 68, pp. 31 - 38, 1994.
- [6] T. S. Parker, and L. O. Chua, "The Dual Double Scroll Equation" *IEEE Trans. on Circuit and System*, Vol. CAS-32, pp. 1059 - 1073, 1987.