

전문가시스템 기법을 이용한 칩 캡슐화 성형설계 시스템

허용정(한국기술교육대학교 생산기계공학과)

ABSTRACT

In this paper, we have constructed an expert system for semiconductor chip encapsulation which combines a knowledge-based system with CAE software. The knowledge-base module includes heuristic and pre-analysis knowledge for evaluation and redesign. Evaluation of the initial design and generation of redesign recommendations can be developed from the rules as applied to a given chip package. The CAE programs can be used for simulating the filling and packing stage of encapsulation process. The expert system is a new tool which enables package design or process conditions with high yields and high productivity.

1. 서 론

지식베이스 시스템을 사용하여 플라스틱 성형분야의 합리적 설계를 얻으려는 연구는 사출성형 분야에서 먼저 시도되었다. Kim은 경험적 지식을 전산화하기 위한 전문가 시스템과 공정해석용 프로그램을 상호보완적으로 결합하여 사출성형용 설계 시스템을 구축하였다.(1) Huh와 Kim은 사출성형제품의 부형상 설계합성과 해석을 위하여 광범위한 사출성형 관련 공정 지식과 특징형상 CAD 모델러를 결합한 지식형 CAD 시스템을 구축하였다.(2) Ciriscioli등의 연구자들은 복합재료의 오토 클레이브 큐어링(autoclave curing)공정중에 공정을 제어하기 위하여 전문가 시스템 방법론을 사용하였다.(3)

그러나, 반도체 칩 캡슐화 공정에 전문가 시스템을 적용하여 설계를 합리화하려는 시도는 아직까지 없었다. 그 이유는 반도체 칩 캡슐화 성형 공정 해석 프로그램이 최근에 개발되었기 때문이다. 칩 캡슐화 공정은 칩을 보호하고 칩의 성능을 최적화하기 위하여 도입되었다. 칩 캡슐화를 위하여 가장 많이 이용되는 성형법은 트랜스퍼 성형법이다.(4) 반도체 칩의 설계와 제작은 경험에 의해 주로 진행되는데, 금형의 완성을 위해서는 반복적 수정이 요구되기 때문에 비용이 많이 듈다. 금형내에서 일어나는 에폭시 성형 합성물의 열기계적 거동이 대단히 복잡하기 때문에 미충전, 제품의 불균일성, 와이어 스윕(wire sweep), 기공등 칩 캡슐화 성형 공정중 많이 발생하는 결함을 최소화하기 위한 공정조건과 성공적인 패키지 설계를 얻기가 대단히 어렵다.

적절한 재료, 공정조건, 패키지 설계를 결정하기

위한 전문가의 의사결정은 오랜 경험을 가진 설계자의 지식과 직관을 필요로 한다. 초기설계의 평가, 재설계 대안의 생성등의 기능 또한 제시된 설계 평가 기준에 근거한 전문가의 지식을 요하는 부분이다.

이러한 관점에서 본 논문은 설계자의 경험적, 이론적 지식을 전산정보화하기 위한 지식베이스 시스템과 칩 캡슐화 성형공정의 시뮬레이션을 위한 CAE 프로그램을 상호보완적으로 결합하여 합리적인 반도체 칩 캡슐화 성형설계 시스템을 구축하려는 것이 목적이이다.

2. 지식형 칩 캡슐화 성형 설계 시스템 개요

본 연구에서 구축된 지식형 설계 시스템은 크게 2 가지 기능적 모듈로 구분될 수 있다. 즉, 지식베이스 모듈과 CAE 해석 프로그램 모듈이다. 전체 제어와 사용자 인터페이스 기능은 전문가 시스템 기능에 의존한다.(Fig.1)

지식베이스 모듈은 초기 설계의 평가와 재설계 대안 생성을 위해 전문가의 경험적 지식과 간단한 설계공식등의 이론적 지식을 포함하고 있다. 초기설계의 평가 및 재설계 대안 생성등은 주어진 칩 패키지에 적용되는 설계지식을 규칙화하여 이루어 질 수 있다.

CLIPS(C language integrated production system)는 미국 NASA의 인공지능 연구부문에서 개발된 전문가 시스템 구축도구로서 본 연구의 규칙베이스를

구성하기 위하여 사용되었다.

전문가 시스템은 유동해석 프로그램과 구조해석 프로그램등의 CAE 해석 프로그램을 필요할 경우 호출할 수 있다.

PACK3DM2(5)는 코넬대학의 CIMP(Cornell Injection Molding Program)연구팀이 칩 캡슐화 공정 해석용으로 개발한 프로그램이며, 캡슐화 성형공정의 충전 및 압입 과정 해석이 가능하다.

ABAQUS는 구조해석을 위하여 상용으로 개발된 프로그램으로서 본 연구에서 구조해석을 위한 목적으로 사용되었다. 이러한 CAE 해석 프로그램은 전문가 시스템에 의해 이루어진 결정에 근거하여 요구되는대로 해석을 수행할 수 있다.

3. 공정조건의 평가

반도체 칩 패키지는 요구되는 기능적 사항들을 만족시킬수 있도록 현장 실무 엔지니어에 의해 설계된다. 칩 캡슐화 성형의 설계업무는 재료선정, 칩 패키지 형상결정, 공정조건 선정등을 패키지 성능과 성형성을 고려하여 수행하는 것이다. 본 연구에서는 이러한 업무를 컴퓨터에 의해 최대한 지원해 줄 수 있는 전문가 시스템을 구축하려는 데 그 목적이 있다.

첫번째 단계는 사용자가 제안한 공정조건을 평가는 모듈을 구축하는 것이다. 구체적으로 언급하면, 모듈의 기능은 제안된 초기 공정조건이 와이어 스윕, 미충전, 기공등과 같은 성형상의 문제를 유발하는지 여부를 검토하여야 한다. 이러한 평가절차는 1,2단계로 나뉘어진다.

1단계 평가는 신속하게 객관적인 평가를 할 수 있는 모듈을 구성하려는 것이고, 2단계 평가는 CAE 해석 프로그램과 해석 결과 평가를 위한 지식베이스 모듈이 연계된 형태의 보다 엄밀한 평가를 위한 모듈을 구성하려는 것이다. 1,2단계 평가과정의 유통도 Fig.2에 도시되어 있다.

3.1 1단계 평가 모듈

와이어 스윕의 평가가 우선적으로 논의될 수 있다. 공정중 예폭시 성형합성물 용액의 유동선단이 와이어의 변형을 유발하게 되는데 이 때 와이어 변형거동의 정량적 예측이 대단히 중요하다. 와이어 스윕의 정량적 예측을 간단하게 수행하기 위하여 사용가능한 와이어 스윕 계산모델의 예를 Fig.3에 도시하였다.

와이어 스윕의 정의는 다음과 같다.

와이어 스윕 = 유동방향에 있어서 와이어 최대변형/ 와이어 길이 (1)

와이어 스윕의 엄밀한 예측을 위해서는 CAE 프로그램에 의한 정확한 해석이 필요하다. 그러나 대체적으로 CAE 프로그램의 사용은 막대한 컴퓨터 계산시간을 요하므로 1차적으로 간단하게 신속히 와이어 스윕을 정량화할 수 있는 방법론이 절실히 요구된다. 이러한 목적으로 구조공식과 경험식등을 활용하여 와이어 스윕 예측을 위한 1단계 평가 모듈을 구성하였다.

만일 주어진 칩 형상에 대하여 와이어 스윕이 특정값보다 클 경우 와이어 스윕 문제가 발생한다고 생각할 수 있다. 다음은 Nitto Denko사의 성형합성물의 경우에 있어서 와이어 스윕 판정에 사용된 규칙의 예이다.

IF: Molding compound is Nitto Denko [MP-180] and Wire type is [SPM1] and Wire sweep is bigger than [10 percent]

THEN: Wire sweep problem is possible

미충전을 판정하는 규칙은 다음과 같이 주어질 수 있다.(1)

IF: The machine capacity is [$p*Q$] and The required pressure for the cavity filling is higher than [p]

THEN: Short shot is possible

여기서 Q 는 유량을 의미한다.

기공에 대하여 기공의 양과 공정조건을 연계시키는 만족할만한 모델이 현재까지 존재하지 않고 있다. 본 연구에서는 이러한 평가를 위하여 대단히 간단한 형태의 평가기준을 사용하기로 한다. 기공과 관련하여 본 연구에서 사용된 규칙의 유형은 다음과 같다.(3)

IF: The required pressure [p] is smaller than the saturation pressure [p_s] of the given molding compound

THEN: Void problem is possible

와이어 스윕, 미충전, 기공의 가능성 판정은 설계자와 전문가 시스템간의 대화를 통하여 이루어진다. 전문가 시스템은 설계자가 공정조건을 적절히 잘 선택할 수 있도록 지원하여 준다.

3.2 2단계 평가 모듈

보다 엄밀한 성형성의 판정을 위하여는 2단계 평가 모듈이 요구된다. 2단계 평가 모듈을 이용하여 성형문제점을 평가하는 과정은 다음과 같이 설명될 수 있다.

와이어 스윕을 계산하기 위해서 유동에 기인한 항력이 계산되어야 하는데 이는 PACK3DM2 프로그램의 결과에서 주어진다. 전문가 시스템은 필요한 경우 PACK3DM2 프로그램을 호출할 수 있다. PACK3DM2 프로그램은 충전과 압입 단계동안에 와이어 상에서 발생하는 항력을 비롯한 여러가지 열기계적 정보를 주게 된다. PACK3DM2 프로그램의 결과로서 주어진 항력을 이용하여 구조해석 프로그램을 사용하면 최종적으로 와이어의 변형을 계산할 수 있다. 본 연구에서는 상용 구조해석 프로그램인 ABAQUS가 사용되었다. PACK3DM2 프로그램에서 얻어진 항력데이터와 와이어 관련정보는 CLIPS로 쓰여진 인터페이스 프로그램에 의해 ABAQUS 입력 데이터로 자동 변환될 수 있도록 하였다. 이 입력화일을 사용하여 ABAQUS 프로그램을 실행시키면 구하고자 하는 와이어 변형을 얻을 수 있다.

4. 재설계 대안 생성과정

전문가 시스템은 성형공정 조건을 평가하게 된다. 만일 성형상의 문제점이 감지되지 않을 경우 이 과정은 종료된다. 그러나, 만일 성형상의 문제점이 지적된다면 전문가 시스템은 이를 해결하기 위한 재설계 대안을 생성해 내게 된다. 와이어 스윕의 경우에 있어서 전문가 시스템은 와이어 스윕을 감소시키기 위해 지식베이스를 이용하여 추론하게 된다. 예를들면 충전시간, 성형온도, 램속도 분포 변화등의 추천이 가능하다. 예를들면, Fig.4와 같이 램속도 분포를 추천할 수 있다.

재설계 대안 생성을 위한 실제 규칙중에서 와이어 스윕 감소를 위한 경험적 규칙은 다음과 같이 주어질 수 있다.

IF: Wire sweep problem is possible

THEN: Increase the filling time as suggested by the expert system's heuristic scheme or Increase the mold temperature as suggested by the expert system's heuristic scheme or Apply the optimal ram velocity profile as suggested by the expert system's heuristic scheme or Apply runner balancing

이러한 실제적인 적용사례는 아래에 주어질 것이다. 본 연구를 위해 사용된 금형의 개략도가 Fig.5에 도시되어 있다. 원래의 공정조건에 대한 PACK3DM2 프로그램 해석 결과가 Fig.6에 도시되어 있다. 원래 제시된 공정조건을 사용하면 캐비티 1에서의 와이어에 대하여 약 0.00024 m의 와이어 변형이 발생되게 된다. 와이어 변형을 원래값의 2/3로 감소시키는 것을 목표로 가정하기로 한다. 원래의 공정조건과 전문가 시스템이 제안한 공정조건이 Table 1에 도시되었다. 원래의 공정조건을 사용한 경우와 전문가 시스템에 의해 제시된 공정조건을 사용한 경우의 와이어 변형이 Table 1에 같이 도시되어 있다. 이 결과를 통하여 판단해 볼때 개선된 공정조건에 의해 발생된 와이어 변형이 만족할만한 수준임을 알 수 있다.

미충전, 기공문제에 있어서는 어떠한 만족할만한 정량적 재설계 규칙도 존재하지 않는다. 그러나 기공문제의 경우 다음과 같은 정성적인 재설계 규칙을 사용할 수 있다.

IF: The required pressure [p] is smaller than the saturation pressure [p_s] of the given molding compound and The required pressure [p] is smaller than the allowable maximum pressure [p_{max}]

THEN: Increase the pressure

공정의 생산성을 증진시키기 위하여 새로운 공정 조건을 제안할 수 있다. 예를들면, 계산된 와이어 스윕이 제품에서 요구되는 값보다 작게 나타날 경우 와이어 스윕을 허용치 내로 유지하면서 생산성을 증가시킬 수 있도록 충전시간을 최대한 감소시킬 수 있다.

5. 결 론

와이어 스윕, 미충전, 기공등의 성형상의 문제점을 감소시키기 위해서 초기 설계 단계에서 설계를 평가하고 재설계 대안을 생성할 수 있는 지식형 설계해석 및 평가 시스템을 구축하였다. 지식베이스는 설계 평가와 재설계 대안 생성을 위한 전문가의 지식을 포함하고 있다. 지식베이스에는 이러한 작업과 관련되는 물성 데이터도 포함하고 있다. 성형합성물 재료의 공학적 데이터, 와이어 관련 데이터등이 그 예이다. 전문가 시스템의 모듈 구조는 지식 모듈을 첨가함에 의해서 칩 캡슐화 공정의 다른 특성도 고려할 수 있도록 되어 있다. 또한 서로 다른 기준으로부터 얻어진 결과간에 모순이 존재할 경우 적절한

공정조건을 선택할 수 있도록하는 기능의 추가도 가능하다.

참 고 문 헌

1. Kim,S.G.,Knowledge-based Synthesis System for Injection Molding, Ph.D Dissertation, MIT, 1985.
2. Huh,Y.J. and Kim,S.G., "A Knowledge-based CAD System for Concurrent Product Design in Injection Molding", Int. J. of Computer Integrated Manufacturing, Vol.4, No.4, pp.209-218,1991.
3. Ciriscioli,P.R., Springer,G.S. and Lee,W.I., "An Expert System for Autoclave Curing of Composites", Vol.25, pp.1542-1587, 1991.
4. Nguyen,L.T., Danker,A., Santhiran,N. and Sherwin, C.R., "Flow Modeling of Wire Sweep during Molding of Integrated Circuits", ASME Winter Annual Meeting, Nov.,1992.
5. PACK3DM2:Software available to members of the Industrial Consortium of the CIMP.
6. Takaisi,Y.,"Note on the Drag on a Circular Cylinder Moving with Low Speeds in a Viscous Liquid between Two Parallel Walls", J. of Physical Society of Japan, Vol.11, pp.1009-1013, 1956.
7. Han,S.,A Study on Plastic Encapsulation of Semiconductor Chips, Ph.D Dissertation, Cornell University, 1994.
8. Manzione,L.T.,Plastic Packaging of Microelectronic Devices, Van Nostrand Reinhold, New York ,1990.
9. Han,S. and Wang,K.K., "Reduction of Wire Deflection during Chip Encapsulation by Runner Balancing and Ram Control", ASME Winter Annual Meeting, Nov., Chicago, IL,1994.

Table 1. Resulting Maximum Wire-Deflection Values for Original and Revised Process Conditions.

	Fill Time(s)	Mold T. (°C)	Wire Deflection(m)
Original	12	180	2.42e-4
Redesign 1	19	180	1.11e-4
Redesign 2	12	189	1.78e-4




Fig. 1. A Framework of Knowledge-based Synthesis System for Chip Encapsulation.






Fig. 2. Flow Chart of Knowledge-based Synthesis System for Chip Encapsulation.



(a)



(b)

Fig. 3. (a) Top View of the Wirebond Configuration with the Corresponding Resolved Forces and Moments; (b) Side View of the Wirebond Loaded by the Flow-Induced Force P . (From Reference 4).




Fig. 4. Representative ram velocity profile.






Fig. 5. A schematic of the mold for encapsulation.



(a)



(b)

Fig. 6. (a) Temperature and (b) velocity change at the central point in cavity 1.