

C-21

금속 유도 측면 결정화법에 의해 제작된 다결정 실리콘 박막 트랜지스터의 스트레스 효과에 대한 연구(A Study on stress effect in poly-Si thin film transistors fabricated by metal induced lateral crystallization)

정원철, 인태형, 이병일, 김광호, 신진욱, 안평수, 주승기

서울대학교 공과대학 재료공학부

TEL : (02) 880 - 7442, 875 - 2311 FAX : (02) 886 - 4156, 875 - 2310

1. 서론

다결정 실리콘 TFT(Thin Film Transistor)는 비정질 실리콘 TFT에 비해 속도면에서 월등히 우수하여 LCD, SRAM 등의 메모리에 적용하고자 하는 연구가 활발히 진행되고 있다. 특히 LCD에 적용하는 경우는 저가의 대면적 유리 기판을 사용하기 위해 비정질 실리콘의 결정화 온도를 낮추는 연구로 집중되고 있고, 이를 위해 고상 결정화, 레이저 결정화(Laser Crystallization : LC) 등이 개발되었다. 최근 비정질 실리콘의 결정화 온도를 500°C까지 낮춘 금속 유도 측면 결정화 방법이 새로 개발되었다. MILC란 500°C 이하에서 얇은 금속막을 이용하여 금속이 증착되지 않은 측면 영역으로 결정질 실리콘을 성장시키는 방법이다. 다결정 실리콘 TFT는 비정질 실리콘 TFT와 비교해서 여러 장점을 갖고 있으나 역 게이트 전압에서 누설 전류가 크다는 단점을 지니고 있다. 이러한 누설 전류를 감소시키기 위한 노력으로는 LDD 또는 offset 구조 등의 여러 가지 방법들이 제기되고 있다. 본 연구에서는 MILC에 의해 제작된 TFT에 전기적 스트레스를 인가하여 스트레스가 인가되기 전후의 특성 변화를 관찰하였다.

2. 실험 방법

단결정 실리콘 (100) 웨이퍼에 열산화법에 의해 5000Å의 실리콘 산화막을 형성한 후, LPCVD를 이용 1000Å의 비정질 실리콘을 형성하였으며, ECR PECVD를 사용 게이트 절연막을 형성하였고, 다시 LPCVD를 이용하여 비정질 실리콘을 증착하였다. 이온 주입을 통해 게이트 소스/드레인을 형성한 후, Ni막을 20Å 증착하였다. 500°C H₂ 분위기에서 결정화 시킨 후 게이트/소스간 스트레스와 드레인/소스간 스트레스로 나누어 스트레스를 인가하여 측정하였다.

3. 실험 결과

N-type TFT에 게이트/소스간 스트레스 -10V와 드레인/소스간 스트레스 10V에서 10초 동안 전기적 스트레스를 인가하여 스트레스를 인가하기 전에 비해 누설전류를 ~1/10⁴ 만큼 감소시킬 수 있었다. 누설 전류의 감소는 게이트/소스간 스트레스에 비해 드레인/소스간 스트레스에 더 민감했으며 스트레스를 인가한 방향에 의존해서 누설 전류의 감소가 나타났다. 600°C에서 고상 결정화(Solid Phase Crystallization : SPC)에 의해 제작된 TFT와 비교해 MILC에 의해 제작된 TFT는 더 낮은 누설 전류 값과 전기적 스트레스에 의해 큰 누설 전류의 감소가 나타났다.

4. 참고 문헌

- 1) Seok-Woon Lee and Seung-Ki Joo, "Low Temperature Poly-Si Thin Film Transistor Fabrication by Metal-Induced Lateral Crystallization," IEEE Electron Device Lett., vol 17, No. 4, pp. 160-162, 1996