

컴퓨터 시뮬레이션을 이용한 PCB기판에서의 회로패턴에  
따른 전자기적 특성에 관한 연구  
(A Study on the Electromagnetic Properties due to Circuit  
Pattern in the Printed Circuit Board using  
Computer Simulation)

이찬오\*, 이성일\*\*, 김용주\*\*, 박광현\*\*\*, 이준웅\*

\* : 광운대학교 전기공학과  
\*\* : 충주산업대학교  
\*\*\* : 삼척산업대학교

Chan-O Lee\*, Sung-Il Lee\*\*, Kim Yong-Ju\*\*,  
Kwang-Hyun Park\*\*\*, Joon-Ung Lee\*

\* : Dept. of Electrical Eng. Kwangwoon Univ.  
\*\* : Chung Ju National Univ.  
\*\*\* : Sam Chuck National Univ.

## ABSTRACT

In this paper, electric field interference was analyzed in the Printed Circuit Board to restrain the electromagnetic wave using Boundary Element Method and Finite Element Method. First, charge density distribution was simulated using Boundary Element Method and the characteristic impedance was calculated to restrain the reflex wave, and mutual capacitance was calculated in the multi-strip line PCB. Finally, electric field was simulated in the variable patterns using Finite Element Method. As a result, the optimal structure and characteristics of strip line was obtained and the informations about the optimal design pattern could be obtained with the analysing the feild distribution.

## 1. 서 론

디지털 기술과 반도체 기술 등의 급속한 발달에 따라 전기·전자기기의 소형화, 고속화, 고집적화가 가능하게 되고 또한 이들을 작은 구동에너지로도 동작시킬 수 있게 되었다. 그러나 인위적인 제어가 어려운 미소한 전자파에도 민감하게 반응하여 오동작을 빈번히 일으키게 되고 또한 많은 전기·전자기기가 사회 각 분야에 보급됨에 따라 전자파밀집도가 증가하여 기기의 주변전자파 환경을 악화시키게 되었다. 따라서

이러한 환경에 설치된 기기가 원래의 목적대로 동작하지 않아서 사회에 혼란을 일으키거나 인체에 장애를 일으키는 등 많은 문제점들이 나타나게 되었고 오늘날 이러한 전자파장애현상을 고도정보화 사회의 신종공해문제로 다루려 하는 것이 국내외적인 추세이다.

본 연구에서는 EMI현상 측면에서 전자파 발생의 주된 원인인 PCB회로에서의 전압 및 전류파형의 왜곡과 이로 인한 회로의 오동작을 예상할 수 있는 기반을 마련하기 위해서 여러 공학계의 연구분야에서 사용하고 있는 유한요소법을 이용하여 선로 상호간의 간섭현상을 시뮬레이션하였고, 도전선 발달에서 전하밀도가 급격히 증가하는 현상을 방지하기 위해서 경계요소법을 사용하였으며 이를 통해 전하밀도의 왜곡이 최소화된 도전선의 형태에 대해 연구하였다. 그리고 반사파 발생을 막기 위해 특성임피던스를 정합 임피던스로 설계하는 기법에 대해 시뮬레이션 하였고 이렇게 얻어진 시뮬레이션 데이터를 이용하여 선로사이의 간격과 선로의 폭에 의한 영향 등을 분석해 보고 다양한 형태의 구조에 대한 특성과 기판 상호간의 영향을 줄일 수 있는 방안을 연구하였다.

## II. 시뮬레이션

### II-1. 시뮬레이션 과정

본 논문에서는 먼저 경계요소법을 사용하여 전하밀도와 상호경전용량을 계산하는 프로그램을 제작한 뒤, 다양한 구조의 도전선에서 전하밀도 분포를 해석해 보고 특성임피던스를 구하였다. 그리고 기본 전자 회로의 도전선 패턴을 여러 가지로 구성한 뒤 도전선들

간의 상호정전용량을 구하고 마지막으로 각 패턴에서의 전계분포 양상을 시뮬레이션하였다. 이 과정을 블록다이어그램으로 표시하면 그림 1과 같다.




그림 1. 시뮬레이션 과정  
Fig. 1. Simulation Block Diagram

### III. 시뮬레이션 결과

#### III-1. 도선선 말단에서의 전하밀도 분포

도선선의 폭과 기판의 높이 그리고 기판의 비유전율이 도선선 말단에서의 전하분포에 어떤 영향을 주는지 보여주기 위해서 CHDIST.EXE 프로그램을 제작하였다. 그림 2는 CHDIST.EXE 프로그램에서의 해석 영역을 보여주고 있는데 도선선이  $y=0$ 인 지점을 중심으로 좌우 대칭을 이루므로 해석 영역은 오른쪽 부분인 실제 영역의 반만을 해석하였다.




그림 2. 실제 해석 모델  
Fig. 2. Genuine Model

#### III-1-1. 기판의 두께에 따른 전하밀도의 분포

기판의 두께와 도선선과의 관계에 따른 전하밀도 분포를 해석하기 위해서 기판의 비유전율 값을 5, 도선선의 폭을 1.0mm로 고정시킨 뒤 기판의 두께를 0.01mm에서 1000mm까지 변화시켜 가면서 도선선에서의 전하량을 측정하였다. 그림 4는 기판의 두께에

따른 전하밀도 분포곡선을 보여 주고 표 1은 각각의 두께에 따른 도선선에서의 정전용량을 나타낸다.




그림 3. 시뮬레이션 영역  
Fig. 3. Simulation Domain




그림 4. 기판의 두께에 따른 전하밀도 분포 곡선  
Fig. 4. Charge Density Distribution Curves according to the Height

Height	1000mm	1.0mm	0.1mm	0.01mm
Capacitance (pF/mm)	19.2895	93.4481	500.1014	4456.5435

표 1. 기판의 두께에 따른 도선선의 정전용량  
Table 1. Mutual Capacitance according to the Height

#### III-1-2. 기판의 유전율에 따른 전하밀도 분포

기판의 유전율과 전하밀도분포와의 관계를 해석하기 위해서 도선선의 폭과 기판의 높이를 1.0mm로 고정시킨 뒤 기판의 비유전율을 변화시켜 가면서 도선선에서의 전하밀도 분포를 시뮬레이션하였는데 그림 5와 같다. 표 2은 기판의 비유전율에 따른 정전용량의 크기를 보여준다.




그림 5. 기판의 비유전율에 따른 전하밀도분포 곡선  
Fig. 5. Charge Density Distribution Curves according to the  $\epsilon_r$

Dielectric Constant	$\epsilon_r=1$	$\epsilon_r=10$	$\epsilon_r=100$	$\epsilon_r=1000$
Capacitance (pF/mm)	26.3506	175.9657	1633.2337	16163.447

표 2. 기판의 비유전율에 따른 정전용량의 크기  
Table 2. Mutual Capacitance according to the  $\epsilon_r$

### III-2. 도전선의 특성임피던스

특성임피던스의 계산을 위해서 FINDZO라는 프로그램을 제작했는데, 본 논문에서는 기판의 비유전율을 5, 도전선의 두께를  $35\mu$ 로 고정시킨 뒤 도전선의 폭과 기판의 두께에 따라 특성임피던스 값이 어떻게 변하는지 구해보았다. 그림 6은 FINDZO프로그램에 의해서 구해진 특성임피던스 곡선을 보여준다.




그림 6. FINDZO프로그램에 의한 특성임피던스 곡선  
Fig. 6. Characteristic Impedance Curves by The FINDZO Program

### III-3. 정전용량 계산 및 전계분포 시뮬레이션

#### III-3-1. 전자회로 기본패턴과 응용패턴

전자회로의 기본단자는 어스단자, 전원단자, 입력단자 그리고 출력단자인데, 아무리 복잡한 전자회로라도 근본적으로는 기본 단자를 서로 연결해 놓은 것이다. 기본 단자의 패턴 설계는 다음 그림 7과 같다.





그림 7. 기본 단자의 패턴  
Fig. 7. Basic Circuit Pattern

본 논문에서는 기본단자 패턴을 다음과 같이 6가지로 설계하여 각 도선선들간의 정전용량과 전계분포를 시뮬레이션하였다.


#### 1. Basic Pattern




#### 2. Basic Pattern + Ground Plane



#### 3. 저레벨신호와 고레벨 신호를 인접시킨 경우




#### 4. 저레벨신호와 고레벨 신호를 인접시킨 경우 + Ground Plane



#### 5. 배선주변을 어스라인으로 차폐한 경우



#### 6. 배선주변을 어스라인으로 차폐한 경우 + Ground Plane



#### III-3-2. 응용패턴에서의 전계분포

기본 패턴에서의 전계분포는 그림 8과 같고 도선선들간의 상호정전용량은 표 3과 같다.




그림 8. 기본패턴에서의 전계분포  
Fig. 8. Field Distribution in The Basic Pattern

(단위: pF/mm)

	output	GRD	V <sub>CC</sub>
output	0.145510	0.006773	0.000282
GRD	0.006773	0.139435	0.006773
V <sub>CC</sub>	0.000282	0.006773	0.145510

표 3. 도선들간의 상호정전용량  
Table 3. Mutual Capacitance between the Strip Lines




그림 9. 기본패턴에 접지평면이 추가된 경우의 전계분포  
Fig. 9. Field Distribution in the Second Pattern

(단위: pF/mm)

	output	GRD	V <sub>CC</sub>
output	0.180155	0.006093	0.009916
GRD	0.006093	0.176055	0.006093
V <sub>CC</sub>	0.009916	0.006093	0.180155

표 4. 도선들간의 상호정전용량  
Table 4. Mutual Capacitance between the Strip Lines




그림 10. 저레벨 신호와 고레벨 신호를 인접시킨 경우의 전계분포  
Fig. 10. Field Distribution in The Third Pattern




그림 11. "저레벨 신호와 고레벨 신호를 인접 + 접지평면"인 경우의 전계분포  
Fig. 11. Field Distribution in The Fourth Pattern




그림 12. "배선주변을 어스라인으로 차폐 + 접지평면"인 경우의 전계분포  
Fig. 12. Field Distribution in The sixth Pattern

#### IV 고찰

1. CHDIST프로그램에 의해서 기판의 두께와 도전선의 폭은 1대 1의 크기로 대응할 때 전하밀도가 안정하게 분포함을 알 수 있었고, 기판의 유전율은 1~1000배까지의 변화에도 전하밀도 분포에는 전혀 영향을 주지 않음을 관찰할 수 있었다. 실장작업시 이러한 1대 1관계의 대응을 유의하면 도전선 말단에서의 전하 왜곡을 방지할 수 있을 것이라고 사료된다.
2. FINDZO프로그램에 의해서 도전선 폭과 기판의 높이에 따라 특성임피던스값들을 계산할 수 있었는데, 회로설계시 반사파 발생을 막기 위해서는 특성임피던스를 정합임피던스로 만들어 주어야만 하므로 그림 8의 특성임피던스 곡선을 이용하면 설계하고자 하는 회로에 적당한 도전선의 폭과 기판의 높이를 계산할 수 있을 것이라고 사료된다.
3. CAPCLC프로그램에 의해서 기본단자의 회로패턴에 따라 도전선들간의 상호정전용량을 구할 수 있었는데, *Ground Plane* 이 있는 경우에는 전계가 안정하게 분포하지만 정전용량은 커짐을 알 수 있다. 상호 정전용량이 크다는 것은 회로가 그만큼 전하를 축적할 능력이 커진다는 것을 의미하고 이것은 전자파 발생에 크게 기여하므로, 안정된 전계의 분포와 상호정전용량의 사이에서 회로가 가장 안정하게 되는 합일점을 찾는 것이 앞으로 연구해야 할 부분이라고 생각된다.
4. 유한요소법에 의해서 회로패턴에 따라 전계가 분포하는 양상을 시각화 할 수 있었는데, 저 레벨의 배선은 고 레벨의 배선에서 떨어진 위치에 설치하고 이들 배선사이에 접지라인을 삽입하면 각 배선간의 간섭을 줄일 수 있음이 확인되었다. 그리고 접지라인에는 각 회로의 신호전류가 모이게 되므로 가능한 도체폭을 넓혀 임피던스를 줄여야만 하고 기판 하단에 *Ground Plane*을 두면 전계가 안정하게 분포됨을 알 수 있다.
5. 이상의 결론들은 *Static* 상태에서의 2차원 구조 시뮬레이션 결과이므로 고주파 회로에 대응하기 위해서는 *Dynamic* 상태의 회로들에 대한 해석방법의 연구와 개발이 요구되며, 본 논문에서의 결론들이 3차원 입체구조에서의 고주파회로를 해석하는데 있어서 기초지식이 될 수 있을 것이라고 사료되는 바이다.

#### 참고 문헌

- [1] K. J. SCOTT ; "Practical Simulation of Printed Circuit Boards and Related Structure"
- [2] Roberto Sorrentino ; "Numerical Methods for Passive Microwave and Millimeter Wave Structures"
- [3] Roger F. Harrington ; "Matrix Methods for

Field Problems"(IEEE, vol. 55, No. 2, pp. 136-149, Feb. 1967.)

- [4] Peter Anders and Frits Arndt ; "Microstrip Discontinuity Capacitances and Inductances for Double Steps, Mitered Bends with Arbitrary Angle and Asymmetric Right-Angle Bends"(IEEE, vol. MTT-28, No. 11, pp. 1213-1217, Nov. 1980.)
- [5] Kenneth H. Huebner, Earl A. Thornton and Ted G. Byrom ; "The Finite Element Method for Engineers"(Third Edition)
- [6] Gouri Dhatt and Gilbert Touzot ; "The Finite Element Method Displayed"
- [7] O'Reilly and Associates, Inc. ; "Practical C Programing"
- [8] Robert W. Jackson and David M. Pozar ; "Full-Wave Analysis of Microstrip Open-End and Gap Discontinuities"(IEEE, vol. MTT-33, No. 10, pp. 1036-1042, Oct.1985.)
- [9] TATSUO ITOH ; "Numerical Techniques for Microwave and Millimeter-Wave Passive Structures "
- [10] J. Uher, J. Bornemann, Uwe Rosenberg ; "Waveguide Components for Antenna Feed Systems : Theory and CAD"