

CMOS Well의 Ion Implantation 공정조건에 따른 Latchup 면역성 모의실험

°김 종관*, 이 진우*, 김 영훈*, 김 태훈*, 성영권*
*고려대학교 공과대학 전기공학과

Latchup Immunity Simulation of CMOS Well for Ion Implantation Process Simulation Conditions

J.K. KIM*, J.W. YI*, Y.H. KIM*, T.H. KIM*, Y.K. Sung*
* Dept. of Electrical Eng. Korea University

Abstract

This paper deals with latchup effect in CMOS retrograde well, focusing on their dependence on I/V energy conditions, so we derived some latchup characteristics from simulation for different I/V conditions on implantation energies which were used in process simulation. From these results, we could understand the dependency of CMOS retrograde well latchup on I/V energy condition.

1. 서 론

0.5 ~ 3 MeV 범위의 이온 임플란테이션 기술은 VLSI 소자 제작에 있어서 장시간의 고온 확산과정 없이도 deep layer를 직접적으로 형성할 수 있어 최소의 측방향 및 하부방향 확산과 정확한 프로파일 제어를 피할 수 있는 대단히 매력적인 소자 제작 기술이다. 특히 이 기술은 soft-error 방지를 위한 buried grid나 bipolar소자를 위한 buried collector형성, 그리고 CMOS 소자에서의 latch-up을 제어하기 위한 retrograde well과 각종 buried layer 형성에 사용되므로, 그 기술의 영향력이란 실로 지대하다 할 수 있다. 이러한 이온 임플란테이션 기술은 기존의 소자에 비하여 뛰어난 성능을 가진 여러 소자들의 개발에 응용되어 왔고, 특히 CMOS에 있어서 소자 크기의 감소로 인하여 그 영향을 무시할 수 없는 latch-up현상을 막는 예방 기구로써 사용되는 retrograde well 구조의 구현에 팔목할 만한 용융이 이루어지고 있다. retrograde well을 이용하는 것은 MOS동작지역에 고도 평면화를 형성시키고 그 아랫부분에는 보다 더 높은 도핑지역을 형성시킴으로써 n-p-n 전류와 관련된 전압강하를 대폭 줄일 수 있도록 하는 소자 도핑구조이다. 이것은 특히 well 기저부의 높은 도핑농도를 가지고 중형 n-p-n Tr의 B값을 현저히 감소시킬 뿐만 아니라 well의 저항값도 낮추게 되어 대단히 호평받는 latchup 방지 기술이다. 그러나 latch-up현상이 이를 통해 실제로 많이 개선되었음에도 불구하고, 기성 n-p-n Tr과 p-n-p Tr의 B값의 차이가 1보다 커서 여전히 latch-up의 가능성을 예고하고 있다. 따라서 본 논문에서는 이온 임플란테이션의 이온 range에 대한 기초연구 및 latchup에 대한 고찰을 토대로 하여 TSUPREM-IV를 이용 process simulation을 통해 retrograde well CMOS 등을 제작하고 이것을 MEDICI simulation으로 latch-up 특성을 비교 검토했 후 retrograde well 형성을 위한 주입에너지의 최적 공정조건을 추출하였다.

2. 고에너지 이온주입의 주입이온 분포

고에너지 (0.5MeV 이상)로 이온주입을 행하면 저에너지의 경우보다 R_p 가 상당히 커지게 된다.(그림1) 뿐만 아니라 skewness값도 음수값이 되어 peak농도가 밸크#1으로 치우치게 된다.(그림2) 이것은 고에너지 이온주입을 행하면 그 만큼 깊은 곳에 농도분포가 이루어짐을 알 수 있으며 이러한 성질을 이용하여 retrograde well 형성이나 buried layer 형성을 할 수 있는 것이다. 공정 모의실험의 경우에도 이것은 뚜렷하게 나타났는데, 모의실험 시 분포의 양상은 Pearson IV 분포방정식을 채택하였다. 그림3에 몇 가지 고에너지 에너지값에 대한 이온분포 프로파일을 나타내었다.

3. 공정 및 latchup 모의실험

본 모의실험에서는 세 가지 구조의 well에 대해 실험을 하였으나 이 논문에서 역할을 둔 모의실험인 twin tub retrograde well의 구조는 그림4와 같다. 이 구조에서 우리는 다른 부분의 공정조건은 모두 같게 하고 단지 n-well#1의 주입에너지만을 다른 조건으로 바꾸어가며 모의실험을 하였다. 표1에 서로 다른 네 가지 주입에너지 조건을 명시하여 놓았다. 이렇게하여 형성한 CMOS 구조를 가지고 latchup 모의실험을 행하였는데, 그 모의실험의 테스트 스테이지는 그림5에 나타내었다. 테스트의 전개는 다음과 같다.

1) p+ trigger current

n+에서의 전류를 모니터링 하는 동안 p+를 통하여 흐르는 source 전류를 채크한다. 여기서 임계전류값은 소자가 latchup상태에 돌입하기 전에 그 소자에 의해 구동되고 있던 공급전압은 5V로 끊어두고 p+ diffusion을 well 전위보다 높게 바이assing한다. 그리고 회로의 구조상 임계전류는 중형 npn Tr의 collector 전류와 일주 같은 것이며 횡형 npn Tr을 동작시키기 위해서 p-sub으로 주입되는 전류와 상응하는 것이다.

2) n+ trigger current

p+에서의 전류를 모니터링 하는 동안 n+ 다이오드를 통하여 흐르는 source 전류를 채크한다. 임계전류값은 앞의 경우와 동일하게 규정한다. 여기서는 외부 인가전압이 횡형 npn Tr의 base-emitter 접합을 정비아이스로 만든다. 따라서, n-well로 전류를 유입시켜 이것이 전압강하를 유발하게 하는 것이다.

3) Holding values

p+와 n-well 간 순방향 바이어스에 의해 동작되는 경우에 대해서 latchup을 계속 유지하기 위해서 R_{SI} 에서의 전압강하값이 횡형 n-p-n Tr을 도통상태로 유지하도록 충분히 크게 유지하며 이 때의 n-well p+에서의 전압값과 p-sub p+에 물린 path의 전류값을 모니터링 한다.

4. 모의실험 결과

1) p+ triggered Latchup

그림6에 p+와 n+의 격거리를 함수화 한 Latchup 임계 전류값 그래프가 있다. 여기에서, 임계 전류는 Latchup에 돌입하기 직전까지 소자가 유지하고 있던 공급전류를 의미하는 것이다. 공급전압은 Latchup이 발생할 때까지 5V로 유지시켜 놓는다. 그 후 n-well p+에 well potential 이상의 트리거 전압을 인가한다. 임계전류는 이 중형 npn tr의 collector 전류가 p-sub로 흐르게 하면서 횡형 p-n-p tr을 turn on 시킨다.

2) n+ triggered Latchup

그림7에 n+의 triggering에 의한 latchup의 임계 전류값은 n+와 p+의 격거리를 함수로 나타내었다. 이 경우, 횡형 n-p-n Tr base-emitter junction이 외부 인가전압에 의해 순방향이 된 것이다. 이 때 triggering 메카니즘에 있어서 외부 인가 전압이 n-p-n Tr을 동작시키고 n-well 접촉으로 허러드하는 데 이 때 ohmic voltage drop을 일으킨다. 만일 이 전압강하값이 충분히 크다면 중형 p-n-p Tr을 동작시키면서 latchup을 발생시키게 된다. 그런데 retrograde well에서는 sheet resistance가 상당히 낮으므로 latchup 일으킬 만큼의 전압강하를 일으키려면 전류값이 그만큼 커야 한다는 결론이 나온다. 이 관계를 수식으로 나타내보면,

$$I_{CR} = \frac{V_{BEP}}{R_{W}}$$

여기서, V_{BEP} 는 중형 p-n-p Tr의 base-emitter bias이다.

3) latchup 유지 전류 및 전압

p+와 n-well 간 순방향 바이어스에 의해 트리거되는 경우 latchup이 계속 유지되기 위해서는 R_{SI} 에서의 전압강하값이 횡형 n-p-n Tr을 도통상태로 유지하기 위해서 충분히 커야 한다. 한편 R_{WI} 에서의 전압강하값도 중형 p-n-p Tr을 도통상태로 유지하기 위해서는 충분히 큰값을 유지하여야 한다. 따라서, 소자가 latchup상태에 있는 동안 그 소자에 의해 구동되는 총 전류는

$$I_T = I_S + I_W + I_{BN} + I_{BP}$$

여기에서 $I_S = \frac{V_{BEN}}{R_{SI}}$, $I_W = \frac{V_{BEP}}{R_{WI}}$ 그리고, I_{BN} 과 I_{BP} 는 각각 n-p-n과 p-n-p Tr의 Base전류이다. V_{BEN} 과 V_{BEP} 는 on상태에서

의 base emitter 전압값이다. conventional n-well의 경우 R_{WI} 이 높으므로 I_b 는 I_o 보다 한참 작다. 그리고, retrograde n-well의 경우 R_{WI} 이 한참 낮으므로 I_b 값이 I_o 보다 훨씬 크다. 그림.8 및 그림.9에 p+와 n-well junction간 순방향 바이어스에 의한 latchup의 경우에 대하여 각각의 구조의 유지 전류 및 유지전압을 도시하였다. 다음은 retrograde well에서 적절적으로 latchup에 관여하는 부분인 n-well #1을 각각 다른 주입에너지 범위 트리거 전류와의 관계를 나타낸 것이다. test stage는 위의 경우와 동일하여 이 결과를 통하여 볼 때 주입에너지가 높으면 높을수록 좋은 특성을 보이는 경향은 있으나 어느 선 이상의 주입 에너지를 줄 때 높인 형태의 well의 경우 상당히 높은 latchup 저항성을 가지고 있었으며 각각 다른 주입에너지에 대하여 시뮬레이션을 반복하여 본 결과, 주입에너지를 높혀가면 갈수록 보다 좋은 결과를 보이기는 했으나 결국 어느 선 이상의 에너지(여기서는 900keV)로 well형성을 시킬 경우는 오히려 그 저항성이 담보하는 양상을 띠는 것을 보게 되었다. 이 결과를 통해 800keV 이상의 높은 에너지범위의 이온주입은 well 구조 형성에서 보다는 buried layer구조에서 더욱 좋은 특성을 나타낼 것이라는 예상을 하게 되었고, 실제로 latchup에 대한 면역성 확보를 위해 이와 같은 고 에너지 이온주입을 이용한 buried layer구조를 배치하는 것은 많이 연구되고 있는 사항이다.

5. 결론

이 결과를 바탕으로 생각하여 볼 때 역시 retrograde well구조는 CMOS구조 구현 상에서 필연적으로 문제가 되어 왔던 latchup에 대하여 충분한 저항성을 가지고 있음을 알 수 있었다. 더우기 이온주입 에너지를 좀 더 높인 형태의 well의 경우 상당히 높은 latchup 저항성을 가지고 있었으며 각각 다른 주입에너지에 대하여 시뮬레이션을 반복하여 본 결과, 주입에너지를 높혀가면 갈수록 보다 좋은 결과를 보이기는 했으나 결국 어느 선 이상의 에너지(여기서는 900keV)로 well형성을 시킬 경우는 오히려 그 저항성이 담보하는 양상을 띠는 것을 보게 되었다. 이 결과를 통해 800keV 이상의 높은 에너지범위의 이온주입은 well 구조 형성에서 보다는 buried layer구조에서 더욱 좋은 특성을 나타낼 것이라는 예상을 하게 되었고, 실제로 latchup에 대한 면역성 확보를 위해 이와 같은 고 에너지 이온주입을 이용한 buried layer구조를 배치하는 것은 많이 연구되고 있는 사항이다.

참고문헌

- (1) 元 太矣, VLSI 工程 simulation, 半島出版社.
- (2) S.Odanaka, IEEE, ED-37, No.7, July (1990) 1735.
- (3) Hans.P.Zappe, IEEE, ED-35, No.7, July (1988) 1029.
- (4) J.F.Gibbons et al, Proc.IEEE, Vol.56, No.3, March (1968).
- (5) Linda.J.Parkes, J.Appl.Phys. 60(1), July (1986) 14.




그림.1 projected range의 이온 주입 에너지 별 변화양상




그림.2 skewness의 이온 주입 에너지 별 변화양상




그림.3 각각 0.8, 1.2, 2 MeV로 주입한 B이온의 Si 내부 분포도




그림.4 제작한 well 구조의 개략도




그림.5 모의실험의 test stage




그림.6 n+와 p+의 이격거리와 latchup critical current (mA)




그림.7 n+와 p+의 이격거리와 latchup
임계전류값의 관계 그래프




그림.10 twin tub retrograde well의 주입에너지에 따른 latchup 특성 비교 (p+ trigger)




그림.8 n+와 p+의 이격거리와 유지전류
관계 그래프




그림.11 twin tub retrograde well의 주입에너지에 따른 latchup 특성 비교 (n+ trigger)




그림.9 n+와 p+의 이격거리와 유지전압
관계 그래프

표.1 샘플의 이온주입 조건 비교표

(온도조건은 동일)				
조건	시료	S# 1	S# 2	S# 3
주입이온의 양	8E12	2E13	2E13	2E13
주입 에너지(keV)	750	750	800	900
비고	n-well #1	n-well #1	n-well #1	n-well #1