

최소 차원 상태관측기를 사용한 DeadBeat 제어 PWM인버터의 실현

이채동*, 신동률, 정봉출, 김종석, 조윤현, 우정인
동아 대학교 전기 공학과

Realization of DeadBeat Controlled PWM Inverter using Reduced-Order State Observer

C.D.Lee*, D.R.Shin, J.S.Kim, Y.H.Cho, J.I.Woo
Department of Electrical Engineering Dong-A University

Abstract - Deadbeat controlled PWM Inverter is realized. This PWM inverter performs the instantaneous control method which is based on the real-time digital feedback control and the microprocessor-based deadbeat control. For the deadbeat current controller, the system's order becomes a high order and increases computation delay time. Therefore, The delay time produces current ripple. To minimize the current ripple, a new method based on deadbeat control theory for current regulation is proposed. It is constructed by a reduced-order state observer which predicts the output current in next sampling instant.

I. 서 론

C.V.C.F 인버터에 많이 사용되는 전압 제어형 PWM 인버터에 데드비트(DeadBeat)제어를 적용하면 빠른 응답 특성과 시스템의 안정화 및 낮은 고조파 왜율(Total Harmonic Distortion)등의 특성을 얻을 수 있다.^{[1][2]} 이러한 데드비트 제어기를 고도의 정밀제어에 필요한 전류 제어형 PWM 인버터에 적용하면 부하변동에 따라 출력전압에 왜곡이 나타나는 경향이 있다. 이것은 일반적으로 데드비트 제어가 시스템 파라미터(System Parameter)의 영향을 많이 받기 때문이다.

그러므로, 시스템 파라미터의 변동에 대한 보상기가 필요하게 되며, 본 논문에서는 전류 제어형 PWM 인버터의 부하성분에 따른 시스템 파라미터의 변동을 보상하기 위하여 부하전류를 관측하여 빠른 과도응답 및 낮은 고조파 왜율을 얻을 수 있는 디지털 제어 시스템을 설계한다.

일반적으로 관측기는 제어 시스템의 차수와 같은 동일 차원 관측기로 설계되지만 여기서는 전 상태 변수 측정이 용이하지 않으므로 시스템의 차수를 감소된 최소차원 상태 관측기(Reduced-Order State Observer)를 부가하였다. 이때, 최소차원 상태 관측기가 출력 상태 변수 측정에 있어서 노이즈에 민감한 단점과 연산시간에 따른 출력 파형의 영향을 고려하여 예측 최소차원 상태 관측기를 사용하였다. 실험에서는 80c196kc를 이용하여 전류 계환에 의한 제어인산을 하고 또한, IGBT 구동신호를 출력시킨다. 이때, 기준 전류는 Look Up Table 방식을 이용하여 처리하였다.

II. DeadBeat 제어법칙

A. 단상 PWM 인버터의 모델링




그림 1 단상 PWM 인버터 등가회로

Fig. 1 Equivalent Circuit of Single-phase PWM Inverter

그림 1은 단상 PWM 인버터 시스템의 등가회로에서 부하 전류 I_o 를 제어하기 위한 선형 샘플치 시스템으로 모델링 하면, 상태 변수 벡터 $X = [I_o \dot{I}_o \ddot{I}_o]^T$ 로 하는 식(1)과 같이 모델링 할 수 있다.

$$\dot{X}(t) = AX(t) + Bu(t) \quad (1)$$

system matrix A 와 input matrix B 는

$$A = \begin{bmatrix} a_{11} & a_{12} & a_{13} \\ a_{21} & a_{22} & a_{23} \\ a_{31} & a_{32} & a_{33} \end{bmatrix}, \quad B = \begin{bmatrix} b_{11} \\ b_{21} \\ b_{31} \end{bmatrix}$$

여기서,

$$a_{11} = 0, a_{12} = 1, a_{13} = 0$$

$$a_{21} = 0, a_{22} = 0, a_{23} = 1$$

$$a_{31} = -R/L_F C_F L, \quad a_{32} = -1/L_F C_F - 1/C_F L$$

$$a_{33} = -R/L, \quad b_{31} = 1/L_F C_F L$$

L_F : 정현화 필터의 인덕턴스, C_F : 정현화 필터의 커시坦스

R:부하 저항, L:부하 인덕턴스, u(t): Vin

B. 대드비트 제어이론

이상에서 $T \ll 2\pi\sqrt{L_F C_F}$ 로 가정하여, 식(1)로부터 샘플 치 모델식을 유도하면 식(2)와 같이 된다.
이때, $I_o(kT)$ 를 $kT \leq t \leq (k+1)T$ 구간 동안의 인버터 전류 $I_o(t)$ 로 가정한다.

$$X(k+1) = e^{AT}X(k) + e^{AT}BE\Delta T(k) \quad (2)$$

$$e^{AT} = \begin{bmatrix} \phi_{11} & \phi_{12} & \phi_{13} \\ \phi_{21} & \phi_{22} & \phi_{23} \\ \phi_{31} & \phi_{32} & \phi_{33} \end{bmatrix}, e^{AT}BE = \begin{bmatrix} E_1 \\ E_2 \\ E_3 \end{bmatrix}$$

식(2)에 테드비트 제어를 적용하면 식(3)과 같이 된다.^[3]
(부록참고)

$$\begin{aligned} \Delta T(k) &= \frac{1}{b_1} Iref(K+1) + \frac{a_1}{b_1} I_o(k) + \frac{a_2}{b_1} I_o(k-1) \\ &+ \frac{a_3}{b_1} I_o(k-2) - \frac{b_2}{b_1} \Delta T(k-1) - \frac{b_3}{b_1} \Delta T(k-2) \quad (3) \end{aligned}$$

즉, 제어요소는 $\Delta T(k)$ 로서 그림 2 와 3 에서 각각 보이듯이 샘플링 주기 T 의 중앙에 위치하며 멀스의 크기는 $+E$, 0 , $-E$ 가 된다.




그림 2 기준 정현파
Fig. 2 Sinusoidal reference




그림 3 PWM 패턴
Fig. 3 PWM pattern

III. 최소 차원 상태관측기

수반 위상변수 표준형 변환원리를 이용한 최소 차원 상태 관측기의 동작 과정은 다음과 같다.^{[4][5]}

$$w(k+1) - \hat{w}(k+1) = A_2 [w(k) - \hat{w}(k)] \quad (4)$$

이기서,

$w(k) = Qy(k)$, $A_2 = QA_1Q^{-1}$, $y(k) = Px(k)$, $A_1 = PAP^T$
 P 는 반환행렬 단, T 기호는 예측량임.

그리므로, 식(4)는 계수행렬이 A_2 인 선형 디지털의 동차 차분 상태 방정식으로 볼 수가 있다. $\hat{w}(k)$ 를 $w(k)$ 에 급속하게 수렴시키는 방법은 A_2 의 고유치를 Z평면상에서 적절하게 위치하도록 설계하는 것이다. 이는 고유치 배치 기법을 적용하여 A_2 의 각 요소가 식(4)에서 시스템의 자유응답이 가능한 빨리 수렴되도록 선정한다.^[6]

IV. 시뮬레이션

표 1의 조건으로 제안한 대드비트 제어기를 시뮬레이션하였다. 그림 4는 부하가 20Ω , $30mH$ 일때의 출력전류 (THD 1.2067 [%])와 입력전압 파형이다.

표 1 시스템 파라미터

Table 1 System parameter

DC 입력 전압	E = 70	V
필터 인덕턴스	L _F = 4	mH
필터 커퍼시턴스	C _F = 50	uF
정격부하저항	R = 20	Ω
부하 인덕턴스	L = 30	mH
기준 정현파	60 Hz, 3A _{peak}	
샘플링구간	T = 277	uSec
샘플링 주파수	F _s = 3.6	kHz




그림 4 정상상태 출력전류, 입력전압 파형
Fig. 4 Output Current(Io) & Input Voltage(Vin)
waveforms in steady state.

제안한 제어기는 연산지연에 의한 입력전압 계산이 감소되어 출력전류가 기준전류에 정확히 추종됨을 알 수 있다.
이는 예측 상태 관측기가 상태변수를 정확하게 예측하고 있기 때문이다. 그림5는 부하성분 중 저항성분을 $20\Omega \rightarrow 10\Omega \rightarrow 20\Omega$ 으로 변동시, 입력전압과 출력전류 파형이다. 인덕턴스의 영향과 관측기의 상태변수 예측치가 정확하게 일치되지 않아 출력전류에 약간의 과도 현상이 나타남을 알 수 있다.




그림 5 부하 변경시 출력전류, 입력전압 파형
Fig. 5 Output Current & Input waveforms with sudden load change.

V. 실험

그림 6은 부하가 20Ω, 30mH 일때의 정상상태에서의 출력전류와 입력전압파형이며, 그림 7은 저항부하를 20Ω → 10Ω → 20Ω으로 변동하였을 때의 출력전류와 전압파형이다.




그림 6 정상상태 출력전류, 입력전압 파형
Fig 6 Output Current(Io) & Input Voltage(Vin)
waveforms in steady state.




그림 7 부하 변경시 출력전류, 입력전압 파형
Fig 7 Output Current & Input waveforms with sudden load change.

VI. 결론

본 논문에서는 페루프 디지털 feed-back제어와 Dead-

beat 제어를 이용한 단상 PWM인버터의 순서 전류제어기를 실현하였다. 그리고, Deadbeat제어의 파라미터의 변동에 대한 민감한 반응을 높은 샘플링 주파수를 갖는 순서제어로써 해결하였다. 하지만, 스위칭 소자의 지연 및 연산지연 시간을 이용하여 저속의 마이크로 프로세서(180c196kc : 16MHz)에서도 원하는 기능을 수행할 수 있음이 확인되어 경제적으로 많은 이점이 있다. 구현된 예측 상태 관측기는 페루프 시스템의 상태응답에 큰 오버슈트를 일으키지만 관측기의 차수가 1차임으로 인하여 1회샘플링에 상태변수를 추종하고 있음을 시뮬레이션을 통하여 확인하였다. 그러나, 그림 7에서 추종 시간이 다소 지연되는데 이는 관측기의 극배치에 미치는 디지털 시스템의 양자화 영향과 전류측정에 있어서의 노이즈로 인한 것이다. 그러므로, DSP와 같은 고속 프로세서를 이용하여 양자화오차에 의한 영향을 줄이고, 출력단의 적절한 필터링의 연구 또한 아울러 이루어져야겠다. 향후, 본 제어기를 이용한 고주파 용접기와 태양열 전지 및 직류 송전에서의 단상 변압기에 대한 연구가 기대된다.

참고문헌

- [1] K. P. Gokhale, A. Kawamura, R. G. Hoft, "Deadbeat Microprocessor Control of Pwm Inverter for Sinusoidal Output Waveform Synthesis", IEEE,PESC,pp.28-36,1985
- [2] A.Kawamura,T.Haneyoshi and R.G.Hoft, "Deadbeat Contrrtled PWM Inverter with Parameter Estimation using Only Voltage sensor", IEEE Trans. Pow. Elec.,vol. 3, No.2, pp.118-125, April 1988
- [3] 김 종석, 우 정인 외 4명 "최소 차원 상태 관측기를 사용한 전류 제어형 PWM 인버터에 관한 연구" 95년도 대한 전기학회 학계 학술 대회 논문지, pp. 300-302
- [4] 尹炳道, 馬靖仁, 錄成甲, 韓載翰, "自動制御", 善成閣, 1994.
- [5] Benjamin C.Kuo , "Digital Control Systems". 1980
- [6] Yashuhiko Miguchi,Atsuo Kawamura and Richard Hoft "Optimal Pole Assignmend For Power Electronic System", IEEE pp.74-88. 1985

부록

$$\begin{aligned}
 a_1 &= -(\phi_{11} + \phi_{22} + \phi_{33}) \\
 a_2 &= (\phi_{11}\phi_{22} + \phi_{22}\phi_{33} + \phi_{33}\phi_{11}) - (\phi_{12}\phi_{21} + \phi_{23}\phi_{32} + \phi_{31}\phi_{12}) \\
 a_3 &= (\phi_{11}\phi_{23}\phi_{32} + \phi_{22}\phi_{13}\phi_{31} + \phi_{33}\phi_{12}\phi_{21}) \\
 &\quad - (\phi_{11}\phi_{22}\phi_{33} + \phi_{12}\phi_{23}\phi_{31} + \phi_{13}\phi_{21}\phi_{32}) \\
 b_1 &= g_1 \\
 b_2 &= g_2\phi_{12} - g_1(\phi_{22} + \phi_{33}) + g_3\phi_{13} \\
 b_3 &= g_2(\phi_{12}\phi_{33} - \phi_{13}\phi_{32}) + g_3(\phi_{13}\phi_{22} - \phi_{12}\phi_{23}) \\
 &\quad + g_1(\phi_{22}\phi_{33} + \phi_{23}\phi_{32})
 \end{aligned}$$