

## 새로운 Pillar 제조 기법과 SOG etchback 평탄화 기법을 이용한 다층 배선기술

(Multi-layer-metallization technology by using new pillar formation  
method and SOG etchback planarization)

김기홍, 박민, 박종문, 현영철, 구진근

한국전자통신연구소 반도체연구단

대전광역시 유성구 가정동 161번지, 305-350

Tel) 042-860-5526, FAX) 042-860-6200

시스템의 요구가 고속화, 다기능화, 경량화됨에 따라 이를 구현하기 위한 반도체 제조 기술은 미세 패턴 형성 기법을 이용한 소자 형성 기술과 금속 다층 배선기술로써 해결하고자 노력 중이다. 이중에서 저온 공정에서만 수행해야하는 금속 배선기술은 작은 via hole 크기에 비해 상대적으로 높은 aspect ratio를 갖게됨에 따라 낮은 step-coverage에 의한 electromigration 문제, 다층 구현을 위한 평탄화 문제, 미세 패턴에서의 완전한 절연막 매입, 저유전율 박막 재료의 개발 등 극복해야 할 여러가지 과제가 있다.

본 연구에서는 특히 다층 배선 기술에서 발생되는 문제를 쉽게 해결하고자 via hole의 역 형상을 갖는 마스크와 TiW/Al/TiW/Al/TiW 5층으로 적층된 형태의 금속막을 이용한 새로운 pillar 형성 방법을 제안하고, 이를 SOG(Spin-On-Glass) etchback 기법과 함께 적용하여 평탄화시킴으로써 다층 배선이 가능토록 하는 기술을 개발하였다. 이때 적층된 금속막은 최하단 TiW는 barrier metal, 중간 TiW층은 pillar 형성을 위한 쇠각시 end-point 감지 및 하단 Al층의 ARC(Anti-Reflective-Coating)층의 역할을 동시에 수행하며, 최상단 TiW는 금속막의 반사도를 줄이기 위한 ARC(Anti-Reflective-Coating)층, 하단의 Al층은 첫번째 금속층, 상단의 Al층은 pillar로 각각 사용하였으며, pillar의 형태를 SEM으로 관찰하였다(그림 1). 본 연구에서 얻은 평탄도를 살펴보면, SOG etchback 공정 전의 경우 수 um 이하의 금속선 간격에서는 거의 100%로 완벽하며 (그림 2-(a)), SOG etchback 공정 시의 overetch와 이에 따른 금속막 증착의 차이 등 모든 평탄도에 영향을 주는 경우인 2차 금속막 증착 후에도 약 70%의 평탄도를 얻었다(그림 2-(b)).






그림 1. Pillar 형성 후의 SEM 사진



(a)



(b)

그림 1. 공정 단계별 SEM 단면도

(a) SOG etchback 공정 전 (b) 2차 금속막 증착 후