

非揮發性 SNOSFET EEPROM 記憶素子의 임피던스效果에 關한 研究

A Study on the Impedance Effect of Nonvolatile SNOSFET EEPROM Memory Devices

姜昌秀, 金東鎮, 金善周*, 李相培*, 李聖培*, 徐光烈*

柳韓專門大學 電子科 * 光云大學校 電子材料工學科

C.S. Kang, D.J. Kim

S.J. Kim*, S.B. Lee*, S.B. Lee*, K.Y. Seo*

Dept. of Electronic Engineering, Yuhua Junior College

Dept. of Electronic Material Engineering, Kwang Woon University

Abstract

In this paper, The effect of the impedances in SNOSFET's memory devices has been developed. The effect of source and drain impedances are measuring using the method of the field effect bias resistance in the inner resistance regions of the device structure and external bias resistance. The effect of impedance by source and drain resistance shows according to increasing to the storage of memory charges, shows according to a function of decreasing to the gate voltage and shows the delay of threshold voltages. The delay time of low conductance state and high conductance state by the impedance effect shows 3[μsec] and 1[μsec] respectively.

I. 序論

半導體 記憶素子는 半導體 工程技術의 急速한 發展에 따라 次世代 ULSI 設計에 必要한 submicron에 關心이 增大되고 있다. 이러한 微細化에 依해 製作되는 非揮發性 半導體 EEPROM 記憶素子는 多層絕緣膜 構造의 FAMOSFET, MI₁I₂SFET, MONOSFET 素子等이 있다.

SNOSFET(polySilicon Nitride Oxide Semiconductor Field Effect Transistor) 半導體 記憶素子는 EEPROM(Electrically Erasable Programmable Read Only Memory)으로 應用되어, 商業用, 軍事用等으로 使用되고 있다. 그러나 物性에 關한 正確한 情報 뿐만 아니라 非揮發性 半導體 記憶素子로서의 記錄, 消去, 低電壓化, 高速動作, 高集積, 高信賴性 等의 改善에 많은 研究를 必要로 한다.

製造工程技術의 發展은 ULSI 設計에 必要한 Deep submicro meter의 素子製作技術을 可能하게 하고 있으나 많은 問題點을 갖고 있다.^{1,2)} 集積回路 設計時 重要的 變數中 하나는 抵抗과 캐페시턴스 效果이다.^{3,4)} 소오스와 드레인 抵抗에 依한 電壓降下는 供給電壓을 降低시키고 素子의 電流驅動能力을 減少시킨다.^{5,6)} 이러한 實驗的 研究는 技術開發의 方向과 素子要素을 決定하는데 重要的 情報를 提供한다.^{7,8)} 非揮發性 EEPROM 記憶素子의 高集積 어레이^{9,10)}를 具現함에 있어 소오스와 드레인 抵抗成分에 따른 抵抗特性이 顯著하게 나타나며 SNOSFET 記憶素子¹²⁾의 論理機能 違行에서 많은 影響을 준다. 本 研究에서는 SNOSFET EEPROM을 CMOS 1 Mbit 設計規則에 따라 製作하고 單位 面積當 침面積의 SCALE DOWN으로 因한 動作特性과 어레이 特性에 影響을 미치는 非揮發性 素子의 抵抗特性을 把握 調査함으로

서 實際 回路 設計時 必要한 應用 可能性 및 改善點을 考察한다.

II. 實驗

2.1 試片의 製作

本 實驗을 為하여 製作한 非揮發性 SNOSFET EEPROM 記憶素子는 CMOS 1 Mbit 製造工程에 Si₃N₄膜의 蒸着工程을 挿入하여 使用하였다. 使用 基板은 比抵抗이 6~9 Ω·cm인 P型 실리콘 <100> 웨이퍼이다.

더널링 酸化膜은 乾式酸化法으로 775[°C]의 擴散爐에서 3.83[A/min]의 比率로 23[A] 成長하였다. 窒化膜은 低壓化學蒸着爐에서 10:1의 NH₃:SiH₂Cl₂ 混合氣體 反應ガス 流量比, 27~30[A/min]의 蒸着率로 530[A] 蒸着시켰다. 소오스와 드레인은 DDD(Double Doped Drain) 構造이다. 磷을 50[KeV], 4×10¹³/cm²로 이온注入하여 n⁻領域을 形成하고, 같은 領域에 硼素을 80[KeV], 4×10¹⁵/cm²로 이온注入하여 n⁺領域을 形成한다. 接合깊이가 0.25[μm]인 n⁺領域과 이 領域周圍를 0.1~0.15[μm]로 둘러쌓고 있는 n⁻領域으로 이루어진 소오스와 드레인을 만들었다. 게이트電極은 450[°C]에서 30分동안 抵抗接觸하였으며 電極面積은 7.38×10⁻³[cm²]이다.

2.2 實驗方法

임피던스 特性을 調査하기 為한 測定上의 構成圖는 그림 2와 같다. 測定裝置의 主要 部分은 記憶電壓 印加, 素子의 測定 初期狀態의 調整, 抵抗測定, 電壓測定 部分으로 構成되어 있다. 非揮發性 半導體 記憶素子의 임피던스 特性는 記憶電壓의 크기 및 印加時間에 따른 記憶電荷量의 關係를 測定함으로써 調査한다.

SNOSFET 記憶素子의 窒化膜內에 記憶電荷를 트래핑과 디트래핑시키기 為하여 두 個의 フェルス發生器를 利用한다. フェル스發生器 A(Leader, LFG 1300)는 基準 電壓레벨을 設定하기 為하여 使用한다. フェル스發生器 B(Kikusui, Model 458A)는 게이트電壓을 印加하기 為한 것이다. フェル스發生器 A와 B는 フェル스幅과 크기를 變化시키면서 出力端子를 素子의 드레인, 소오스 그리고 基板을 共通으로 한 端子와 게이트端子에 각各連結한다.

記錄은 드레인, 소오스 그리고 基板을 共通으로 한 端子에 對해 게이트 端子에 フェルス幅과 크기를 變化시킨 陽의 電壓을 印加한다. 消去는 드레인, 소오스 그리고 基板을 共通으로 한 端子에 對해 게이트端子에 陰의 電壓을 印加하여 實行한다. 그리고 모든 實驗은 室溫下에서 實行한다.

傳送 및 抵抗特性은 初期狀態를 高傳導狀態 또는 低傳導狀態로 만들기 為하여 드레인, 소오스 그리고 基板을 共通 接地한 後 펄스發生器 B로 게이트에 印加한다. 게이트에 펄스 幅과 크기가 다른 電壓을 印加하여 一定 時間 經過 後 定常狀態에서 드레인 供給電壓 $V_{DD}=5[V]$ 로 固定하여 게이트電壓의 變化에 對한 드레인電流 變化 即, 電壓의 移動量을 測定하여 調査한다.

III. 結果 및 討議

3.1 드레인 抵抗 變化에 依한 드레인 소오스 電壓

체널幅과 長이가 $15 \times 1.5[\mu\text{m}]$ 인 二重絕緣膜 素子의 드레인抵抗 變化에 依한 드레인 소오스電壓을 測定한 結果는 그림 1과 같다. 消去電壓 $V_E=-34[V]$, $P_E=50[\text{sec}]$ 를 印加하여 高傳導狀態로 設定한 後, 게이트電壓 V_G 를 $3[V]$, $4[V]$, $5[V]$, $6[V]$, $7[V]$ 로 印加하고 드레인抵抗 R_D 를 $1 \sim 10[\text{k}\Omega]$ 으로 變化시키면서 드레인 소오스電壓 V_{DS} 의 變化를 測定한 結果는 그림 1의 (1)과 같다. 記錄電壓 $V_w=+34[V]$, $P_w=50[\text{sec}]$ 를 印加하여 低傳導狀態로 한 後, 게이트電壓 V_G 를 $3[V]$, $4[V]$, $5[V]$, $6[V]$, $7[V]$ 로 印加하고 드레인抵抗 R_D 를 $1 \sim 10[\text{k}\Omega]$ 으로 變化시키면서 드레인 소오스電壓 V_{DS} 의 變化를 測定한 結果는 그림 1의




그림 1 게이트 印加電壓 V_G 에 對한 드레인 소오스電壓 V_{DS} 對 드레인抵抗

- (1) 高傳導狀態
- (2) 低傳導狀態

Fig. 1 Drain source voltage V_{DS} vs. drain resistance R_D as the applied voltage V_G

- (1) High conductance state
- (2) Low conductance state

(2)와 같다.

그림 1의 (1), (2)에서 알 수 있는 바와같이 게이트電壓 V_G 가 $3[V]$, $4[V]$, $5[V]$, $6[V]$, $7[V]$ 로 增加하면, 드레인 소오스電壓 V_{DS} 는 減少함을 알 수 있다. 드레인抵抗 R_D 가 增加할수록 드레인 소오스電壓 V_{DS} 가 減少함을 알 수 있다.

以上의 結果로부터 게이트電壓이 增加하면 硅化膜 電荷의 密度에 依한 채널 形成과 게이트 밴이어스 電壓에 對한 影響에 依해 드레인 소오스電壓이 減少한다. 드레인抵抗이 增加하면 드레인 端子抵抗의 電壓降下가 커져서 드레인 소오스電壓 V_{DS} 는 減少한다.

3.2 소오스抵抗의 變化에 對한 드레인 소오스 電壓

소오스抵抗 變化에 對한 드레인 소오스電壓을 測定한 結果는 그림 2와 같다. 消去電壓 $V_E=-34[V]$, $P_E=50[\text{sec}]$ 를 素子에 印加하여 高傳導狀態로 한 後, 게이트電壓 V_G 를 $3[V]$, $4[V]$, $5[V]$, $6[V]$, $7[V]$ 로 印加하고 소오스抵抗 R_S 를 $1 \sim 10[\text{k}\Omega]$ 으로 變化시키면서 드레인 소오스電壓 V_{DS} 의 變化를 測定한 結果는 그림 2의 (1)과 같다. 記錄電壓 $V_w=+34[V]$, $P_w=50[\text{sec}]$ 를 印加하여 低傳導狀態로 한 後, 게이트電壓 V_G 를 $3[V]$, $4[V]$, $5[V]$, $6[V]$, $7[V]$ 로 印加하고 소오스抵抗 R_S 를 $1 \sim 10[\text{k}\Omega]$ 으로 變化시키면서 드레인 소오스電壓의 變化를 測定한 結果는 그림 2의 (2)와 같다.




그림 2 게이트 印加電壓 V_G 에 對한 드레인 소오스電壓 V_{DS} 對 소오스抵抗

- (1) 高傳導狀態
- (2) 低傳導狀態

Fig. 2 Drain source voltage V_{DS} vs. source resistance R_S as the applied voltage V_G

- (1) High conductance state
- (2) Low conductance state

그림 2의 (1)과 (2)에서 알 수 있는 바와같이 소오스抵抗 R_S 가增加할수록 드레인 소오스電壓은減少하며, 게이트電壓이增加할수록 드레인 소오스電壓은减少할수 있다.

以上의結果로부터 게이트電壓 V_G 가增加하면 壓化膜蓄積電荷에依한 채널形成과 게이트 바이어스電壓 V_G 에對한影響 때문에 드레인 소오스電壓 V_{DS} 는减少한다. 소오스抵抗이增加하면 소오스端子抵抗의電壓降下 때문에 드레인 소오스電壓 V_{DS} 는减少한다.

그림 1과 그림 2로부터 드레인抵抗 R_D 와 소오스抵抗 R_S 를 $1[\text{k}\Omega]$ 에서 $10[\text{k}\Omega]$ 까지 均等하게變化시키면서 测定한 드레인 소오스電壓 V_{DS} 의變化를比較하면, 소오스抵抗 R_S 의變化에對한 드레인 소오스電壓 V_{DS} 의變化가 드레인抵抗 R_D 에對한 드레인 소오스電壓 V_{DS} 의變化보다影響이작음을알수있다.

3.3 소오스와 드레인抵抗에依한 스위칭特性

SNOSFET EEPROM記憶素子의 소오스와 드레인端子에各各 $2[\text{k}\Omega]$, $10[\text{k}\Omega]$ 의抵抗을插入하여消去電壓 $V_E=-34[\text{V}]$, $P_E=50[\text{sec}]$ 를印加하여高傳導狀態로初期狀態를設定한後, 記錄電壓 $V_W=+34[\text{V}]$, 記錄電壓幅 $P_W = 50[\mu\text{sec}]$, $500[\mu\text{sec}]$, $5[\text{msec}]$, $50[\text{msec}]$, $500[\text{msec}]$, $5[\text{sec}]$ 로變化시키면서스위칭特性을調査한結果는그림3과같다.




그림 3 소오스와 드레인抵抗效果에依한 스위칭特性

(1) $R_s = 2 [\text{k}\Omega], R_d = 2 [\text{k}\Omega]$

(2) $R_s = 10 [\text{k}\Omega], R_d = 10 [\text{k}\Omega]$

Fig. 3 Switching characteristics by the effect of source and drain resistance

(1) $R_s = 2 [\text{k}\Omega], R_d = 2 [\text{k}\Omega]$


(2) $R_s = 10 [\text{k}\Omega], R_d = 10 [\text{k}\Omega]$

그림 3의(1)에서 알 수 있는 바와같이 소오스와 드레인端子에各各 $2[\text{k}\Omega]$ 의抵抗을插入하여各各의 펄스幅變化에對한 문턱電壓의 移動量을測定한結果, 소오스端子에直列로連結하였을境遇 드레인端子에直列로連結하였을境遇보다문턱電壓의移動量은작았다.


그림 3의(2)에서 알 수 있는 바와같이 드레인과 소오스端子에各各 $10[\text{k}\Omega]$ 의抵抗을直列로連結하여펄스幅變化에對한 문턱電壓의移動量을測定한result, 소오스端子에直列로連結한문턱電壓의移動量보다드레인端子에直列로連結한문턱電壓의移動量이작음을알았다. 그리고 드레인과 소오스端子에큰直列抵抗이連結된境遇 문턱電壓의移動量變化가初期에나타났다.

3.4 反轉特性

非揮發性 SNOSFET EEPROM記憶素子에서低傳導狀態와高傳導狀態의 게이트印加電壓에 따른驅動特性을測定한結果는그림4와같다.



(1)



(2)

그림 4 SNOSFET의反轉特性波形

(1) 正펄스에對한記錄時動作모드

(2) 正펄스에對한消去時動作모드

Fig. 4 Waveform for inverting characteristics of SNOSFET

(1) Write operation mode with positive pulse

(2) Erase operation mode with positive pulse

SNOSFET는驅動段으로動作하고出力은負荷 $20[\text{k}\Omega]$ 線形抵抗을使用하여測定하였다. 入力펄스는驅動段으로動作하는 SNOSFET의 게이트에印加하였다. 反轉出力은 $20[\text{k}\Omega]$ 의負荷抵抗으로부터出力되는信號을測定하였다.

채널幅과길이가 $15\times 1.5[\mu\text{m}]$ 인二重絕緣膜素子에消去電壓 $V_E=-34[\text{V}]$, $P_E=50[\text{sec}]$ 를印加하여高傳導狀態로한後反轉出力を測定한結果는그림4의(1)과같다. 記錄電壓

$V_W=+34[V]$, $P_W=50[\mu\text{sec}]$ 를印加하여低傳導狀態로後反轉出力 $\%_{\text{測定}}^{\text{結果}}$ 는그림4의(2)와같다. 그림4의(1)과(2)에서 알수있는마와같이窒化膜의電荷貯藏에依賴低傳導狀態에서駕動段出力波形은채널形成을爲하여게이트端子에높은바이어스電壓이要求됨을알수있으며,窒化膜記憶電荷消去에依한高傳導狀態에서出力波形은작은게이트電壓으로도駕動段을動作할수있음을보여주고있다.

低傳導狀態時駕動段出力波形을나타내기爲한게이트電壓은 $11.8[V]$ 以上이되어야하고,高傳導狀態時駕動段出力波形을나타내기爲한게이트電壓은 $4.4[V]$ 以上이되어야함을알았다.典型的出力波形을인기爲해서는低傳導狀態時 $13[V]$ 以上의게이트電壓이必要하며,高傳導狀態時 $6[V]$ 以上의게이트電壓이印加되어야出力波形은窒化膜電荷의影響을받지않음을알수있었다.入力波形에對한出力波形의時間遲延이低傳導狀態에서는 $3[\mu\text{sec}]$ 이고,高傳導狀態에서는 $1[\mu\text{sec}]$ 임을알수있다.時間遲延은駕動段으로動作하는SNOSFET의絕緣膜容量值와채널抵抗에依한것이다.

IV. 結果

本論文은IC集積化에使用되는SNOSFET EEPROM記憶素子의記錄과消去電壓方法으로傳導特性에따라外部바이어스影響을調査하였다.

- 1.外部바이어스抵抗에依한드레인소오스電壓의變化는게이트電壓이커질수록增加함을알았다.
 - 2.底傳導狀態와高傳導狀態에서드레인소오스電壓의變化는高傳導狀態變化보다低傳導狀態變化가큼을알았다.
 - 3.記錄과消去狀態에서소오스와드레인抵抗을挿入한문턱電壓의移動量變化는드레인임피던스成分이소오스임피던스成分보다影響이작음을알았다.
 - 4.低傳導狀態에서의時間遲延은 $3[\mu\text{sec}]$ 이고,高傳導狀態에서의時間遲延은 $1[\mu\text{sec}]$ 임을알았다.
- 임피던스와캐파시턴스成分은SNOSFET EEPROM의驅動能力과遲延時間에影響을주며機能이低下됨을알수있다.

V. 參考文獻

- 1) P.I. Sucis, et al., IEEE Tran. on Electron Devices, vol. ED-27, no. 9, p. 1846, Sep, 1980
- 2) K.L. Peng, et al., IEEE Electron Device Letters, vol. EDL-3, no. 12, p. 360, Dec, 1982
- 3) B. J. Shyu, et al., IEEE Electron Device Letters, vol. EDL-5, no. 11, p. 491, Nov., 1984
- 4) J. Whitfield, IEEE Electron Device Letters, vol. EDL-6, no. 3, p. 109, March, 1985
- 5) K.K. Ng, et al., IEEE Tran. on Electron Device, vol. ED-34, no. 3, p. 503, 1987
- 6) F.L. Schuermeyer, et al., IEEE Trans. on Elect. Dev., Vol. 35, No. 8, pp. 1241-1245, 1988
- 7) S. Minami, et al., Conference on Solid State Devices and Materials, pp. 169-172, Tokyo, 1988
- 8) C. Hu, et al., IEEE Trans. on Elect. Dev., Vol. 37, No. 11, 1990
- 9) G. Mahinthakumar, et al., IEEE Trans. on Elec. Dev., Vol. 38, No. 12, 1991

- 10) H. Arima, et al., J. J. Appl. Phys., Vol. 30, pp. 1334-1337, 1991
- 11) G. Merckel, et al., IEDM pp. 549-552, 1993
- 12) 姜昌秀外, 電氣電子材料學會誌, Vol. 6, No. 4, pp. 330-338, 1993