

Switched Reluctance Motor-용 Classic Converter의 Gate 구동회로

임 준영, 조 관열, 신 두진, 김 창현^o, 김 정철
LG 전자, 생활 시스템 연구소

Gate Drive Circuit of a Classic Converter
for a Switched Reluctance Motor

J. Y. Lim, K. Y. Cho, D. J. Shin, C. H. Kim, and J. C. Kim
LG Electronics Inc., Living System Lab.

Abstract

A new gate drive circuit of classic converter for a switched reluctance motor is presented. Conventional gate drive circuit usually consists of the isolated power supplies and signal transferring devices for isolation, such as photo coupler, pulse transformer, and gate drive chips. The proposed gate drive circuit consists of resistors, capacitors, and zener diodes without isolated power supplies, that make the drive circuit simple and reduce the material cost. The operational modes are classified and analyzed. The characteristics of the phase current and the gate signal of upper switches is investigated with the variation of duty ratio through the experiments.

1. 서론

Switched reluctance motor 구동을 위한 전력변환회로는 운전 범위나 부하토크등의 사용 조건에 따라 여러 가지 전력변환회로의 구성이 가능하다[1,2]. Classic converter (Asymmetric bridge converter)는 가장 기본적인 회로로서 상마다 두개의 스위칭 소자와 free wheeling diode로 이루어지며, 상을 독립적으로 제어할 수 있고 소호시 높은 역전압을 인가할 수 있으므로 전류를 빨리 감소시킬 수 있다. 저속 및 고속에서 전압 및 전류 PWM 제어시 상전류를 빨리 build up 또는 감소시킬 수 있으므로 넓은 범위의 가변속 제어에 적합하다. 그러나 스위칭 소자의 수가 많고 상위 스위치에 gating 신호를 전달하기 위해서는 pulse transformer 나 photo coupler 와 같은 전기적인 절연장치와 절연전원이 필요하므로 Miller 회로나 C-dump 회로에 비해 가격이 상승하는 단점이 있다[1,3]

본 연구에서는 classic converter 의 gate 구동회로로 절연전원이 필요없고 저항, capacitor, zener diode 만으로 구성되는 gate 구동회로를 제안하고 그 타당성을 실험을 통해 검증한다.

2. 제안된 gate 구동회로

Switched reluctance motor 를 구동하는 converter 는 상권선의 전류가 단방향으로 흐르기 때문에 PWM 제어 시를 제외하면 상권선에 부착된 스위칭 소자를 동시에 on, off 한다. 따라서 하위 스위칭 소자의 on, off 에 따라 위상의 스위칭 소자가 연동하여 on, off 하도록 회로를 구성할 수 있다. 그림 1 은 제안된 gate drive 회로이다. 제안된 회로는 저항, 콘덴서, zener diode 로 이루어지며 상위 스위치 및 하위 스위치의 상태에 따라 3개의 동작 mode 로 나누어진다.

가) Mode I (magnetizing mode)

그림 1의 gate 구동회로에서 하위 스위치 Q2에 제어신호가 인가되면 스위치 Q2는 turn on 된다. 이때 C점의 전위는 영전위가 되고 스위치 Q1의 gate(G)와 source(S) 사이에는 DC link 전압이 분배되어 인가된다. 전압 Vgs가 스위칭 소자의 threshold 전압 이상이 되면 스위치 Q1은 turn on 된므로 그림 2(a)와 같은 동작회로로 나타낼 수 있다. 이때 gate 와 source 간의 전압은 식 (1)과 같이 나타낼 수 있다.




그림 1 제안한 gate drive 의 회로도

$$V_{gs} = \frac{R_1}{R_1 + R_2} V_{dc} \quad (1)$$

나) Mode II (self free wheeling mode)

그림 2(b)는 상전류의 self freewheeling 시 converter의 동작회로를 나타낸다. PWM 제어시 self free wheeling 구간에서 스위치 Q2를 turn off 시키면 C점의 전위는 DC link 단의 (+)전위보다 free wheeling diode의 on 전압만큼 높아진다. 이때 gate와 source 사이의 capacitor에 저장되어 있던 energy는 병렬로 연결된 저항 R1에서 소모되므로 Vgs는 점차 낮아지게 된다. PWM 제어시 상위 스위치를 계속 turn on 상태로 유지하기 위해서는 Vgs의 전압을 스위치의 threshold 전압이상을 유지해야 하며 이는 적당한 capacitor의 값을 선정함으로써 조절이 가능하다.

다) Mode III (forced demagnetizing mode)

그림 2(c)는 권선에 흐르던 전류를 전원부로 되돌려주는 demagnetizing mode를 나타낸다. 하위 스위치 Q2가 turn off 되고 일정시간후 상위 스위치 Q1의 gate와 source 간의 전압 Vgs가 threshold 전압 이하가 되면 Q1도 turn off 되고, 상권선에 흐르는 전류는 두개의 diode를 거쳐 전원부측으로 흐른다.

상위 스위치의 gate 인가전압은 그림 1의 R1, R2, C, career 주파수 및 PWM duty 비에 따라 그 크기와 맥동의 정도가 결정된다. Gate와 source 간의 전압을 PWM duty 비가 기준치 이상에서 일정한 값을 갖도록 하고 전압상승시 스위칭 소자를 보호하기 위해 zener diode를 부착하였다. 그림 3은 duty 비에 따른 gate와 source 간의 전압변화를 나타낸다. 주어진 career 주파수와 설정된 PWM duty 비 이상에서 정상적으로 동작하기 위해서는 그림 3(b)에 나타낸 바와 같이 PWM의 첫번째 pulse 동안 Vgs는 zener 전압까지 상승해야 한다. 이 조건을 만족하기 위한 조건은 식(2)와 같이 주어진다.

$$V_{ze} \frac{1}{2R_1Cf_c} \times e^{-\frac{(R_1+R_2)D}{R_1R_2Cf_c}} - \frac{R_1}{R_1+R_2} V_{dc} > V_z \quad (2)$$

식(2)에서 V_z는 zener diode의 전압을 나타낸다. Zener 전압까지 상승한 Vgs는 다음 pulse가 인가될 때까지 threshold 전압이하로 감소해서는 안된다. 이 조건을 만족하기 위해서는 식(3)을 만족해야 한다.

$$V_{ze} \frac{1}{R_1Cf_c} > V_{th} \quad (3)$$

식(3)에서 V_{th}는 스위칭 소자의 threshold 전압을 나타낸다. PWM career 주파수, PWM duty 비, zener 전압이 결정되면 식(2), (3)을 만족하는 R1, R2, C의 값을 결정할 수 있다. 설정된 duty 비 이하에서 Vgs는 그림 3(c)와

같이 threshold 전압이하가 되어 mode II와 mode III이 공존하게 된다.




그림 2 스위치 상태에 따른 동작 mode

- (a) magnetizing mode
- (b) self freewheeling mode
- (c) forced demagnetizing mode




그림 3 Duty 비에 따른 Vgs의 변환

- (a) 하위 스위치의 gate 신호
- (b) duty 비가 기준치 이상일때
- (c) duty 비가 기준치 이하일때

3. 실험 결과

실험에 사용된 switched reluctance motor는 고속용으로 설계된 6/4 구조로 상저항 R_s=0.85[Ω], 상 인덕턴스는 L_{min}=3[mH], L_{max}=15[mH]이다. 속도제어를 위해 하위 스위치를 16[kHz]의 career 주파수로 chopping 하였고 fan 부하로 운전하였다. 제한한 gate drive 회로의 소자 값은 R1=1.2[kΩ], R2=3.3[kΩ], C=0.01[μF], V_z=15[V], 77[%]의 duty 비에서 Vgs의 최소치가 threshold 전압이 되도록 설정하였다.

그림 4는 Q1 스위치 양단에 capacitor를 부착하지 않은 경우 Q1의 제어신호와 Q2의 source와 gate 사이 전

압과형, 이때 Q1의 소자에 흐르는 전류를 나타낸다. Vgs가 Q1의 제어신호와 일치하지 않은 것은 Q1소자의 input capacitor (C_{in})에 의해 발생하는 신호지연의 효과 때문이다. 그림 5는 Q1스위치와 병렬로 0.01[uF]의 capacitor를 부착한 경우의 Vgs 전압파형과 Q2의 gate 전압 및 Q1스위치에 흐르는 전류이다. Q2스위치의 제어신호가 turn on, turn off 할때 Vgs는 threshold 전압이상을 유지하고 있음을 볼 수 있다. 그러나 duty 비가 감소하여 제너다이오드가 일정전압을 유지하지 못하면 맥동 전압이 형성된다. 이 전압이 threshold 전압과 만나는 경우 threshold 전압 이하에서는 Mode III으로 동작하고 threshold 전압 이상일 경우에는 Mode II로 동작한다.

그림 6은 capacitor가 있을때 duty 비에 따른 소비전력 및 속도를 나타낸다. Mode 변화에도 불구하고 비교적 duty 비에 따라 선형적인 관계를 유지함을 볼 수 있다.

4. 결론

본 논문에서는 classic converter의 상위 스위치 구동에 사용되는 pulse transformer 나 photo coupler와 같은 전기적인 절연소자와 절연전원을 사용하지 않는 간단한 gate drive 회로를 제안하였다. 스위치 상태에 따른 모드를 해석하였으며 duty 비의 변화에 따라 적절한 R, C 값을 산정할 수 있는 수식을 유도하고 실험을 통하여 제안된 gate drive 회로의 성능을 검증하였다.

참고문헌

- [1] S. Vukosavic and V. R. Stefanovic, "SRM Inverter Topologies : A Comparative Evaluation," IEEE Trans. on Ind. Appl., vol. 27, no. 6, pp. 1034-1047, 1991
- [2] G. Dokopulos and B. E. Taylor, "Gate Drive For Switched Reluctance Motor Drives," PCIM'93 Europe Official Proc. Intelligent Motion conf, Germany, pp.315-319, 1993
- [3] A. M. Hava and T. A. Lipo, "A Modified C-Dump Converter for Variable Reluctance Machines," IEEE Trans. on Ind. Appl., vol. 28, no. 5, pp. 1017-1022, 1992




그림 4 스위치 전류 및 gate 전압 :C가 없을때




그림 5 스위치 전류 및 gate 전압 :C=0.01[uF]




그림 6 Duty 비 변화에 따른 소비전력 및 속도