

# 전계제한테와 측면 유리 절연층을 사용한 고내압 소자의 항복 특성 연구

허창수 추은상<sup>o</sup>

인하대학교 전기공학과

A Study on the Breakdown Characteristics of High Voltage Device  
using Field Limiting Ring and Side Glass Insulator Wall

Chang-Su Huh Eun-Sang Chu<sup>o</sup>

Dept. of Electrical Eng. Inha-Univ.

## ABSTRACT

Zinc-Borosilicate is used as a side insulator wall to make high breakdown voltage with one Field Limiting Ring in a p-n junction. It is known that surface charge can be yield at the interface of Zinc-Borosilicate Glass / Silicon system. When the glass is used as a side insulator wall, surface charge varied potential distribution and breakdown voltage improved more than 660V without using more FLR.

## 서론

전력용 반도체 소자의 고내압화를 위한 junction termination 방법 중의 하나인 FLR (Field Limiting Ring) 기법은 주 접합 확산공정시 설치할 수 있기 때문에 추가 공정이 필요없고, 패턴화의 자유로움으로 인하여, 한 웨이퍼 내에 다수의 소자를 설계할 수 있다는 장점이 있다.[1] 그러나, 고내압을 이루기 위해서는 여러개의 FLR을 사용해야 하므로 설치수가 증가함에 따라 최적화의 문제가 발생하며, 동시에 주접합에 비하여 소자의 크기를 상당히 증가 시킨다는 단점이 있다. 한편 전력용 반도체 소자의 passivation재료로서 Zinc-Borosilicate glass를 사용할 경우 소성 성분비와 소성 온도에 따라 실리콘과의 계면에 표면전하(surface charge)를 인가할 수 있음이 알려져 있다.[2],[3]

본 연구에서는 전력용 반도체의 고내압화에 있어서 FLR기법을 사용하여 미세 패턴화의 장점을 살리는 동시에 소자 측면에 Zinc-Borosilicate glass를 사용한 절연층을 설치함으로써 추가로 FLR을 설치하지 않고도 항복전압의 향상을 얻고자 하였으며, 모의 실험을 통하여 이를 검증하였다.

## 원리

### 1. 표면전하에 의한 공핍층 확장

일반적으로 반도체-절연체간의 계면에서는 surface state가 존재하게 된다. 여기서 surface state란 반도체 표면에 존재하며, bulk내에는 속하지 않는 전자를 점유할 수

있는 extra allowed state를 말한다. 이 extra allowed state의 발생원인은 첫째로 완전히 청결한 표면을 가정할 경우에, 원자들은 순전히 주격자 배열에만 구속되어 있고, 이때 표면의 전자들은 벌크쪽을 향해 한 방향으로만 결합을 이루기 때문에, 허용된 에너지 상태들이 표면에 존재하게 된다. 이러한 형태의 표면상태를 Tamm or Shockley 상태라고 한다.

또 다른 이유로는 표면에서의 다른 원자와의 결합이나, 또는 격자 결합도 다른 형태의 표면상태의 원인들이 된다. 예를 들어 산소의 경우에는 사실상 실리콘 표면에서 결합하고, 이때 표면 상태의 에너지 분포 영역은 실리콘 원자와 결합하는 형태에 의존한다. 결과적으로 특정 에너지 값에서 최고치는 있을 지언정, 위의 각각 다른 원인들로 인하여 표면상태 밀도는 어느 에너지 값에서도 0이 아니다.

또한 절연체 층으로 3 nm 들어간 곳에 fixed charge가 존재하며, 이의 발생원인은 계면 근처에서 절연막 층이 불완전하게 형성되었을 경우 전자를 잃어버림으로써 발생한다고 알려져 있다. 이 fixed charge는 양의 값을 나타내고, fixed 즉 쉽게 전하를 띠거나 방전하지 않는다.

결과적으로 표면 전하 밀도는 절연체-반도체 계면의 표면 상태에 전자가 점유되었을 때 발생하는 음전하와 fixed charge가 존재함으로 발생하는 양전하의 합으로 나타내어지고, 표면상태들에 의한 음전하가 우세할 경우 표면에 인접한 벌크쪽의 전자들을 밀어내게 된다. 결과적으로 표면 근처에서 전자들은 공핍된다.

### 2. 측면에 대한 유리 절연층의 설치

지금까지의 연구에 의하면 zinc-borosilicate glass를 사용할 경우, 소성 성분비의 조절 및, 소결시간의 변화에 따라 음의 전하를 띠는 표면상태와 양의 전하를 띠는 fixed charge를 변화시킴으로써 전체적으로  $10^{11} \text{ cm}^{-2}$  차수의 밀도를 가지는 음전하를 표면전하를 도출할 수 있는 것으로 알려져 있다.[2],[3]

이 glass를 이용하여 FLR소자의 측면에 절연막을 설치할 경우, 표면전하들은 반도체 소자의 접합부분에 역바이어스가 인가된 상황에서 공핍층내의 공간전하와 작용함으

로써, 실제 공핍층에서 발생하는 접합면사이의 전위를 변화시키게 된다. 이 현상은 n형 반도체-유리 절연층 사이에서 공핍층의 확장을 가져오게 되며 결과적으로 FLR의 곡면에 대한 전계 접증 효과를 완화하게 되어, 이곳에서의 항복현상을 지연시킴으로써 항복 특성의 향상을 가져오게 된다.

### 모의 실험 및 고찰

위 원리의 검증을 위하여 소자 시뮬레이터인 SILVACO 사의 ATLASII를 이용하여 모의 실험을 수행하였다. 모의 실험을 위한 소자의 구조도를 그림 1에 나타내었으며, 계면에 음전하가 존재할 경우 n형 에피택설층에서 공핍층의 확장모습도 함께 나타내었다. 또한 기본적인 설계 parameter들을 표 1에 나타내었다. 이때 확산층의 측면 확산 비는 수직 확산의 80%로 하였다.




그림 1. 모의 실험에 사용된 소자의 구조도

표 1. 모의 실험에 사용된 소자설계 파라메터

p형 확산층 농도	$6 \times 10^{17} \text{ cm}^{-3}$	확산층 접합 깊이	20 um
n형 에피층 농도	$5 \times 10^{13} \text{ cm}^{-3}$	측면 유리 절연층 폭	10 um
주접합 mask 폭	100um	FLR 폭	20um

FLR과 측면절연층의 전하량 간의 상호관계를 검증하기 위하여 측면절연층을 설치한 경우와 비설치 경우 각각에 한개의 FLR을 설치하고 이를 이동 시켜 최적화시의 상호 변화를 고찰하고자 측면 절연막에 표면 전하를 인가한 경우와 인가하지 않은 경우를 모의 실험하였으며, 측면 절연막이 항복전압에 기치는 영향을 보다 정확히 고찰하기 위하여 non-punchthrough 구조를 채택하였다. 측면절연층은 zink-borosilicate glass의 특성을 살리고자 permitivity를 8(F/m)로 하였으며, 항복 특성의 해석을 위하여 impact ionization을 도입했고, 이때 모델로는 selberherr의 모델을 사용하였다.

계면의 표면전하밀도를  $-6 \times 10^{11} \text{ cm}^{-2}$ 으로 해준 경우, 전계 분포의 벡터도는 아래 그림 2와 같다. 그림 2에 의하면 계면에서의 표면 전하로 인하여 계면근처의 n형 에피택설층에서 음전하의 영향으로 전계 방향이 바뀌는 것을 확인할 수 있으며, 결과적으로 FLR의 굴곡면에 접증되면 전계강도는 낮아지게 된다. 이때의 전위 분포를 그림 3에 나타내었다.




그림 2 표면전하가 인가된 경우의 전계 벡터도




그림 3. 표면전하 인가시의 전위분포

그림 3에 의해 계면에서의 표면 전하로 인하여 전위 분포가 절연층 부분에서 아래 쪽으로 폭이 넓어지는 것을 알 수 있으며, 결과적으로 공핍층의 모양도 이와 동일하게 변화하여 공핍층의 폭이 넓어지므로 전계값의 약화를 가져오게 된다. 그림 4에는 절연층의 표면 전하 밀도가  $-6 \times 10^{11} \text{ cm}^{-2}$ 인 경우에 있어서 FLR이동시의 항복전압

과 절연층을 설치하지 않았을 경우를 비교하였다. 그림 4에 의하면 주접합과 FLR간의 간격을 변화함에 있어서, 항복전압이 표면 전하를 인가해 준 경우가 덜 민감하게 반응했으며, 표면 전하인가시의 최대 항복전압값은 간격 40um인 경우 3000V로서 표면전하가 인가되지 않았을 시 최대 항복전압값인 간격 45um 경우의 2340V와 비교하여 660V의 전압상승이 있었다. 일정 간격상에서는 35um일 경우 1090V의 최대 항복전압차가 있었으며 이를 그림 5에 나타내었다.




그림 4 표면전하 인가시의 FLR위치에 따른 항복전압 특성




그림 5 표면 전하 인가시의 최대 항복특성 향상

그림 4와 그림 5를 통해 FLR을 추가로 설치하지 않고서도, 축면 절연막의 역할을 통해 상당한 항복전압의 향상을 가져올 수 있었고, 결과적으로 소자의 크기를 상당히 줄일 수 있음을 나타내고 있다. 그림 6에는 표면 전하밀도 변화시의 항복전압의 변화를 나타내었다. 계면 전하가 음의 값으로 더욱 증가할 수록 항복 전압이 상승하고 있으나,  $-6 \times 10^{11} \text{ cm}^{-2}$ 부터  $-8 \times 10^{11} \text{ cm}^{-2}$ 에서는 35um에서는 포화치가, 40, 45um에서는 항복전압의 상승치가 20V 정도 감소되는 경향이 나타나고 있으며, 이후 표면전

하밀도를 높이더라도 항복특성의 향상치는 감소하여, 접합곡면 부분에서의 초기 항복전압값이 주접합의 평면 부분에서의 항복전압값에 거의 도달했을 경우에는 결국, 포화상태를 나타낼 것이라고 사료된다.




그림 6 표면전하밀도 변화시의 항복전압특성

## 결론

본 연구를 통하여 다음과 같은 결론을 얻을 수 있었다. 첫째, zinc-borosilicate glass를 축면 절연층으로 설치할 경우 전자를 점유한 표면 상태로 인한 음의 표면전하로 인하여 계면 부분에서 실리콘쪽의 전계 방향이 바뀌고, 이로 인해 공핍층이 확장됨을 알 수 있었다.

둘째, 공핍층의 확장을 통하여 FLR의 곡면 부분의 전계를 완화함으로써 항복전압의 향상을 이득할 수 있었으며 계면전하  $-6 \times 10^{11} \text{ cm}^{-2}$ 일 경우, 약 660V의 항복전압 상승 효과를 이룰 수 있었다.

세째, 항복전압 상승에도 불구하고 추가의 FLR설치를 하지 않음으로써 소자의 크기를 줄일 수 있었다.

네째, 항복특성은 인가된 표면전하가 융전하를 멀수록 향상되었으나  $-8 \times 10^{11} \text{ cm}^{-2}$ 에서는 향상치가 감소되는 경향을 나타내었다.

## \* 참고문헌 \*

- [1] Y.C.Kao , E.D.Wolley "High Voltage Planar p-n junction" Proceeding of IEEE Vol.55 No.8 pp.1409-1414 (1967)
- [2] Y.Misawa et al "Surface Charges in a ZnO- B<sub>2</sub>O<sub>3</sub>- SiO<sub>2</sub> Glass/Silicon System" J. Electrochem. Soc. Vol.131 No.2 pp.359-361 (1984)
- [3] Y.Misawa "Properties of ZnO- B<sub>2</sub>O<sub>3</sub>- SiO<sub>2</sub> Glasses for Surface Passivation" J. Electrochem. Soc Vol.131 No.8 pp.1862-1865 (1984)