

# 고속 열 확산에 의한 얕은 접합 형성과 Ti-실리사이드화된 n'-p 다이오드 특성 분석

崔 度 永, 李 晟 旭, 朱 政 奉, 姜 明 求, 尹 錫 紹, 吳 懷 道  
建國大學校 電子工學科

## The Formation of the Shallow Junction by RTD and Characteristic Analysis for n'-p Diode with Ti silicide

Do young Choi, Seong-wook Lee, Jung-gyu Joo,  
Myoung-koo Kang, Seok-beom Yoon, Hwan-sool Oh

### I. 서 론

반도체 소자의 접합도가 VLSI급에서 ULSI급으로 증가함에 따라 구조가 수평 방향뿐 아니라 수직 방향 크기의 감소가 이루어져야 한다. 얕은 접합은 MOSFET에 있어서 단계별로 양재할 수 있는 얕은 접합 및 얕은 소오스/드레인과 BJT에서의 얕은 페이스층을 형성할 수 있다.

국내 얕은 접합의 형성은 접촉 및 상호 연결층의 폭선에서 전자파의 감소와 치어의 증가로 먼저 빛 및 접촉자형의 증가로 인해 회로 동작시 RC time constant가 저 VLSI 회로의 속도 증가에 제한을 가져오게 된다. 또한 접합 깊이의 감소가 점접 스파크를 발생시키는 문제점이 있다. 따라서 실리사이드는 비자향이 매우 낮고, 유상 특성이 약화되어, 고온에서 안정화에 게이트, 접촉, 상호 연결층의 대체 물질로 밝혀 연구되고 있다.

본 연구에서는 고속 열 처리 장치를 써서 고체 확산원으로 인(P)을 사용하였으며, 공정 조건에 따라 고속 열 확산(RTD)으로 국외 얕은 접합을 형성하였다. 금속과 접합부의 접촉 저항을 낮추고, Al의 상호 확산에 의한 접합 스파크를 방지하기 위해 내화금속 중 가장 낮은 비자향과 열처리 안정성이 높은 Ti-실리사이드를 RTD 공정에 의해 형성된 접합을 위해 증착 후 2단계로 고속 열처리(RTA)하여 전기적 저항을 감소시키고자 했다. 얕은 접합을 위해 Ti를 증착하여 RTA시 실리사이드 형성을 확인하고, 실리사이드화된 n'-p 다이오드를 제작하여 전기적 특성을 고찰했다.

### II. 실험

#### 1. 고속 열 확산에 의한 얕은 접합 형성

실험에는 Czochralski 패밀로 성장된 4인치 p형 실리콘 웨이퍼로써 비자향이 1~100 $\Omega\cdot\text{cm}^2$ 이고, 결정 방향이 (100)이다.

유기물 제거를 위해  $\text{H}_2\text{O}_2 : \text{H}_2\text{SO}_4$ 를 1:4 비율로 혼합한 용액에 120°C, 10분간 담그우었다가 밝이온수에 세척하였고, 웨이퍼 표면의 자연산 바늘을 제거하기 위해 110 HP 용여 속에 10초간 담근 후 밝이온수에 세척하였다. 윈(Windows)을 형성하기 위해 초기 세척은 웨이퍼 위에 1000 A의 산화막을 건식 산화법으로 전기로에서 성장하였으며, 포토레지스트 공정으로 패턴을 형성하였다. 고속 열 확산에 사용된 장비는 AG사의 Heatpulse 2146 RTP이며 n'의 얕은 접합을 형성하기 위해서 고체 소오스를 확산시키는 패밀로는 RTGT과 RTD 과정의 2 단계로 구분하여 수행하였다. RTGT 과정은 공정 웨이퍼와 고체 소오스 사이에 두께 450nm의 Quartz spacer를 놓고,  $\text{Pd}_2\text{O}_5$ 의 그리즈 용액 웨이퍼 표면으로 옮겨 놓은 과정으로  $\text{N}_2$  분위기에서 800°C, 60초 동안 수행하였다. RTD 과정에서는 고체원을 제거하고 가열 웨이퍼 위에 공정 웨이퍼를 놓고 전热하였다. Drive-in 공정시 산소가스를 텁미 안으로 주입하는 이유는 실리콘 표면에 얕은 PSG층을 형성하기 때문이다. 그리고 450nm의 산화막을 형성하는 동안 제거하려는 것을 방지하기 위한 패밀이었다. 확산 후 웨이퍼 표면에 남은 고체원과 PSG층을 제거하기 위해 61 BOB 용액에 담겼다가 밝이온수에 세척 후 면적량을 4-point probe로 측정하였고, 접합 깊이와 불순물 분포 프로파일은 SIMS로 분석하였다.

#### 2. Ti-실리사이드화된 n'-p 다이오드 제작

얕은 접합 형성을 위한 RTD 공정 조건에서 Trade-off한 1000°C, 10초 수증기 웨이퍼를 Sputter장비로 300A 두께의 Ti를 웨이퍼 전면에 증착하고, ALP 3000장비로 2 단계의 RTA 과정을 수행하였으며, 1차 RTA는 선박적 식각(Selective Etching)으로 다이오드간 격리에 용이하며, 소자 성능 향상을 위해  $\text{N}_2$  분위기에서 600°C, 30초 동안 진행했다. 선박적 식각 과정은 산화막 위의 Ti와 텁미에서 실리콘과 반응하지 않는 Ti를  $\text{NH}_4\text{OH} : \text{H}_2\text{O}_2 : \text{H}_2\text{O}_2$ 가 1:1:5로 혼합된 용액을 75°C로 가열시켜 30초간 담궈 식각하였다. 그리고 2차 RTA는 온도와 시간을 각각 700~800°C, 10~60초로 변화시켜면서 실리사이드를 형성시켰다. 다이오드의 전기적 특성을 측정하기 위해 실리사이드층 위에 Sputter장비로 1%의 Si이 함유된

알루미늄을 1μm 두께로 웨이퍼 전면에 증착시키고, 산화막 위의 불필요한 알루미늄을 제거하기 위하여 사전식각 공정을 진행하였다. 알루미늄을 Alloy하기 위하여 전기로에서 450°C, 30분동안 열처리하였다. 웨이퍼 면은 폴도한 누설 전류를 막아 전기적 특성을 향상시키는 다이오드의 전류-전압 특성을 고찰하고자 230μm로 뛰어내고 E-beam 증착기를 사용하여 Au를 0.2μm 두께로 증착해 용 접촉을 형성시켜 실리사이드화된 n'-p 다이오드를 제작하였다.

### III. 실험 결과 및 고찰

#### 1. 얕은 접합 특성 분석

##### 1.1 면적량

RTD공정에 따라 시편을 제작하고, 공정 조건을 변화시키면서 4-point probe를 써서 시편의 면적량을 측정한 결과를 fig.1에 나타내었다. RTD에 의한 n' 접합의 면적량은 공정 시간이 길어질수록, 온도가 높을수록 낮아지는 경향을 보았다. 즉 공정 시간과 온도가 면적을 줄수록 인이 웨이퍼 속으로 많이 침투하여 개리어역할을 한다는 것을 알 수 있다.

##### 1.2 접합 깊이

접합 깊이를 측정하기 위해 SIMS를 써서 인의 프로파일을 fig.2에 나타내었다. RTD 공정 조건은 각각 950°C, 1000°C, 1050°C에서 10초 동안 진행하였다. SIMS에서 알 수 있듯이 같은 공정 시간에 대하여 RTD 온도가 증가할수록 인의 확산이 증가하여 더 깊은 접합 깊이를 갖는다. 그리고 각각의 온도에서 형성된 인의 표면 농도는  $5 \times 10^{19}$  atoms/cm<sup>2</sup>로 일정하게 나타났다. 이것은 고체 소오스로 인(P)을 사용하였으며, 글라스 원이 과정에서 충분한 양의 불순물을 웨이퍼 표면에 유파하는 unlimited source의 형태로 확산과정에서 드라이브 인워 젤과라고 사르된다. RTD 시간과 온도가 증가할수록 접합깊이가 깊어지는데 이로부터 접합 깊이와 면적량 분포는 반비례함을 알 수 있다.

#### 2. Ti-실리사이드 형성

##### 2.1 면적량

얕은 접합이 형성된 시편 위에 금속 Ti를 스퍼터 장비로 증착하였다. Ti를 실리사이드화하기 위해서 2 단계의 고속 열처리 공정을 밟았었는데 이것은 700°C 이상의 온도로 열처리하면 Ti과 산화막과의 반응으로 다이오드간의 단락을 유발시킬 가능성이 크고, 1단계 RTA 보다 2단계 RTA 공정의 전류특성이 우수하므로 600°C에서 30초 동안 1차 RTA를 수행한 후 산화막 위의 Ti와 텁미에서 반응하지 못한 Ti를 선박적으로 제거한 다음 1차적으로 반응한 Ti와 실리사이드층에 대하여 2차 RTA를 수행하여 완성된 실리사이드를 형성하였다. 1차 및 2차 RTA 공정 조건을 각각 600°C에서 30초, 750°C에서 30초로 고정시켜 RTD 시편을 실리사이드화하면서 각 단계별로 면적량을 측정하면, Ti-실리사이드 형성 면적량 값은 48Ω/□으로 실리사이드를 형성하자 맑은 경우보다 179Ω/□ 정도 더 낮은 값을 가짐을 할 수 있으며, 이를 fig.1에 도시하였다.

##### 2.2 SEM에 의한 소자 단면도 분석

2 단계 RTD로 Ti-실리사이드를 형성한 후 Al을 1μm로 증착하여 실리사이드화된 n'-p 다이오드의 단면을 2차 RTA 온도 변화에 따라 TVSI 계면에서, 실리사이드 형성 반응으로 나타나는 계면의 roughness를 확인하고자 SEM으로 촬영하여 fig.3에 나타내었다. 그러나 Ti를 증착한 두께가 300A이고 미련용한 Ti를 선박식각한 후 Ti의 두께는 150~200A 정도로 예상하는데 SEM 촬영으로는 Ti-실리사이드층의 확인이 어려웠다. 웨이퍼 표면과 Al의 계면의 roughness를 살펴봄으로 Al/TiSi/n'Si에서 Ti-실리사이드층의 roughness를 추측할 수 있다고 사료된다.

#### 2.3 실리사이드 형성의 성분 조성 분석

1μm의 알루미늄을 decap하여 실리사이드층을 표면에 드러내기 위해

$\text{H}_3\text{PO}_4$ : $\text{CH}_3\text{COOH}$ : $\text{HNO}_3$ : $\text{H}_2\text{O}$ 를 16:1:1:2로 혼합한 용액에 담궈 식각하였다. 그리고 RTD 공정 조건이 1000°C, 10초에서 성장한 시료를 Ti-실리사이드화물을 위하여 2차 RTA 온도 변화를 700°C, 750°C, 800°C로 주고 RTA 시간은 30초로 고정한 시료들을 AES로 측정하였다. 700°C에서 2차 RTA한 경우에는 산소성분이 많이 검출되었고, 750°C에서 2차 RTA한 경우에는 대체로 균일하게 Ti-실리사이드화되었으며, 800°C에서 2차 RTA한 경우에는 Si량이 많음을 볼 수 있다. 즉, 700°C RTA한 경우는 Si/Ti 비성이 Ti-rich 형태로 나타났으나 750°C 이상일 때는 전 단계에 걸쳐서 Ti/Si비가 고르게 형성되었다. 800°C에서 30초 동안 실리사이드를 형성한 시료는 Ti<sub>x</sub>-Si<sub>y</sub>에서 실리콘은 Ti<sub>x</sub>층 위로 충분히 반응하여 750°C보다 표면에서 실리콘의 양이 많은 것으로 사료된다. 또한, RTD 공정 조건이 1050°C, 10초에서 성장한 시료를 Ti-실리사이드화물을 위하여 2차 RTA 온도 변화를 700°C, 750°C, 800°C로 주고 RTA 시간은 30초로 고정한 시료들을 AES로 측정하였다. 700°C에서는 산소성분이 전 영역에서 검출되었고, 750°C에서는 대체로 균일하게 Ti-실리사이드화되었으며, 800°C에서는 Si이 표면으로 벌어나면서 균일하게 Ti<sub>x</sub>층 반응률을 볼 수 있다. Fig. 4는 위의 공정 조건 중에서, 대표적으로 750°C 2차 RTA한 경우를 나타낸다. 분석결과 Si/Ti 비가 1.6~1.9로 나타났으나, 표면에 형성되어 있는 산소는 Ti/Si 계면과 Ti<sub>x</sub>층에 흡착되어 있던 산소가 Ti-Silicide성장으로 표면쪽으로 벌어나갈 뿐만 아니라 Al을 식각하면서 Ti-rich층과 산소가 반응하여 분포된 것으로 사료된다.

### 3. 실리사이드화된 n'-p 다이오드 특성 분석

실리사이드화된 n'-p 다이오드의 누설 전류를 측정하기 위하여 HP-4145B SPA를 사용하여 역방향 바이어스를 0~8V까지 인가했을 때 나타나는 전류를 측정하였다. RTD 공정 조건이 1000°C, 10초의 n'-p 다이오드와 추가로 1차 RTA는 600°C, 30초, 2차 RTA는 750°C, 60초에서 실리사이드를 형성한 실리사이드화된 n'-p 다이오드에서 측정하면 바이어스 전압이 5V에서  $10^{-3}$ [A] 정도 실리사이드화된 n'-p 다이오드의 누설 전류가 적게 나타남을 알 수 있다. 그리고 2차 RTA의 온도변화에 따른 누설 전류 특성을 살펴보았는데, RTD 공정 조건이 1000°C, 10초 때 2차 RTA 시간을 각각 10초, 30초로 고정하고 온도 변화에 따른 누설 전류를 보면, 2차 RTA 온도가 800°C인 시료가 모두 낮은 누설 전류 특성을 보였다. RTD 공정 조건이 1050°C, 10초일 때 2차 RTA 시간을 각각 10초, 30초로 고정하고 온도 변화에 따른 누설 전류를 보면, 2차 RTA 온도가 750°C인 시료가 가장 낮은 누설 전류 특성을 보였다. RTD 조건이 1000°C, 10초와 1050°C, 10초로 진행하고 2차 RTA 온도를 750°C로 고정시키고 시간 변화에 따른 누설 전류 특성을 살펴보면, 2차 RTA 시간이 길수록 안정된 실리사이드 형성이 용이하여 낮은 누설 전류가 나타남을 알 수 있다.

## IV. 결론

본 연구에서는 인(P) 고체 소스를 불순물원으로 하여 RTGT 공정과 RTD 공정의 2 단계 방법으로 얇은 경계를 형성하고 특성을 분석하였다. RTGT 공정 조건은 800°C, 60초로 고체 소스를 웨이퍼 표면에 충분히 풍화하고, RTD 공정 조건은 온도는 950~1050°C, 시간은 5~15초로 웨이퍼 표면에 얇은 경계를 형성하였다. 4-point probe로 측정한 면적량은 175.4~319.5  $\Omega/\square$ 이며, SIMS로 분석한 표면 농도는  $5 \times 10^{19}$  atoms/cm<sup>2</sup>, 경계 깊이는 0.075~0.18  $\mu\text{m}$ 로 측정되었다. 측정 결과 RTD 공정 시간이 길고, 공정 온도가 높을수록 면적량은 낮아지는 경향을 보이는 반면, 불순물은 웨이퍼 표면 내로 보다 깊숙하게 확산되어 경계 깊이는 증가함을 보였다. 얇은 경계의 문제점인 저항의 증가와 얇은 경계의 쉽게 손상되는 경향을 극복하여 소자 성능을 개선하기 위해 Ti-실리사이드 공정을 제작하였다. RTD로 얇은 경계를 형성된 시편에 Ti을 300Å를 증착하여 Ti-실리사이드화하기 위하여 2 단계 RTA 공정을 진행하였다. 1차 RTA의 공정 조건은 600°C, 30초로 고정시키고, 2차 RTA 공정 조건은 온도는 700~800°C, 시간은 10~60초로 웨이퍼 표면에서 실리사이드를 형성하였다. 2차 RTA 후 실리사이드화된 시편의 면적량을 측정한 결과 46~63  $\Omega/\square$ 로 나타났고, RTD 공정한 진행시킨 시편보다 152.2~213.3  $\Omega/\square$  감소시킬 수 있었다. 또한 실리사이드 단면의 roughness와 Si/Ti 성분 조성비를 확인하기 위해 SEM과 AES로 분석하였다. SEM으로 단면을 확인했으나 300Å 층 식각 후 남아있는 150~200Å 정도의 Ti-실리사이드 층을 구별하기가 어려웠다. AES 분석 결과 700°C에서는 Ti-rich층을 형성하였으나 750°C 이상에서는 실리사이드 형성을 확인할 수 있었고, Si/Ti 비가 1.6~1.9로 나타났다.

면적량과 경계 깊이로 trade off한 1000°C 10초 RTD 진행한 시편을 2단계 RTA로 Ti-실리사이드화된 n'-p 다이오드를 제작하였다. 다이오드에서 역방향 바이어스에서 보이는 누설 전류값을 측정하였는데 측정 조건은 1000°C, 10초 동안 RTD한 후 Ti-실리사이드화하기 위하여 2차 RTA 공정 조건이 750°C, 60초일 때 역방향경계가 5V에서 누설 전류값이 29.15~ $10^{-3}$ A으로 나타났다.




Fig. 1 실리사이드 형성을 위한 공정 단계별 면적량의 변화




Fig. 2 RTD 공정조건에 따른 SIMS 프로파일



Fig. 3 800°C, 30초에서 2차 RTA한 후 SEM 단면사진  
(RTD 공정조건 : 1000°C, 10초)




Fig. 4 750°C, 30초에서 2차 RTA한 후 AES 프로파일  
(RTD 공정조건 : 1050°C, 10초)