

GTO 스너버 회로 설계에 관한 연구

서재형*, 서범석, 현동석
한양대학교 전기공학과

Design Considerations and Criteria of GTO Snubber Circuit

Jae-Hyeong Seo*, Bum-Seok Suh and Dong-Seok Hyun
Dept. of Electrical Engineering, Hanyang University

Abstract - The turn-off behavior of the GTO Thyristor by its nature differs very much from that of other power semiconductor switching devices. So careful attention should be paid in designing the GTO snubber circuit. This paper presents the effect of turn-off snubber circuit elements on the switching characteristics of the GTO, and describes considerations and criteria for the selection of the snubber component values.

1. 서 론

GTO 다이리스터의 대용량화에 따라 GTO를 사용한 인버터 시스템의 응용분야가 날로 확대되고 있다. GTO 소자는 사용시 각별한 주의를 요하는 소자로써 스위칭 순간의 di/dt , dv/dt 를 제한해주기 위한 스너버 회로가 필수적인데 스너버회로에 의해 GTO의 동작주파수, 제어 가능한 전류 및 전압이 결정되기 때문이다. 또한 각 스너버 회로 소자들의 특성과 파라메타값에 따라 시스템의 효율뿐만 아니라 특성에도 많은 영향을 미치므로 매우 중요한 요소로 할 수 있다[2-5].

본 논문에서는 기존의 R-C-D 턴-오프 스너버회로를 설계함에 있어서 각 소자를 선택할 때 고려해야 할 제반사항에 대해 자세히 언급하고 각 파라메타값과 소자특성이 GTO의 턴-오프 과정상태에 미치는 영향에 대해 설명하고 쇼퍼실험을 통해 이를 확인한다. 또한 제조업자가 제공하는 GTO와 스너버 매개변수를 이용할 때 유의해야 할 사항과 사용자가 설계하고자 하는 시스템에 따른 최적의 스너버회로 파라메타 설정방안을 제시한다.

2. 커페시터 설정기준과 고려사항

GTO는 턴-오프시 각각의 캐소드 아일랜드(Cathode Islands)의 중심부로 전류가 집중되어지고 이때 과도한 전력손실이 발생하면 hot-spot가 발생하여 Second Breakdown을 일으킬 수 있다. 또한 급격한 전압상승으로 인한 변위전류 때문에 GTO가 재 턴-온이 될 수 있다. 따라서 GTO는 턴-오프시 전압상승률을 제한하는 스너버 커페시터가 반드시 필요하다.

스너버 커페시터는 턴-오프시 과전압의 크기제한에도 다음과 같은 영향을 준다;

$$V_{DM} = V_D + \sqrt{\frac{L_a}{C_s}} I_{TQ}$$

V_{DM} : repetitive peak anode voltage

L_a : stray inductance in main circuits

C_s : snubber capacitance

위의 사항만을 고려한다면 C_s 값이 크면 좋으나 C_s 값이 크면 클 수록 스너버회로에 의한 전력손실($P_s = \frac{1}{2} C_s \cdot (V_D)^2 \cdot f$)이 비례적으로 증가하여 전체 시스템의 효율이 저감된다. 또한 스너버 커페시터는 GTO의 자체특성과 함께 GTO의 최소 온시간을 결정하므로 스너버 커페시터에 의해 GTO의 동작이 제한을 받는다.

그림 1은 일반적인 GTO의 턴-오프 전압-전류파형인데, 스너버회로 설계시 특히 주의를 해야 할 부분이 턴-오프 전압 스파이크 V_{DSP} 이다. 이러한 전압 스파이크가 발생할 때의 dv/dt 는 reapply dv/dt 에 대한 정상적인 제한값보다 훨씬 클 수가 있으나 V_{DSP} 의 크기가 제한된 범위내에 있으면 정상적인 제한값보다 더 큰 dv/dt 도 GTO는 견딜수도 있다. 따라서 이부분에 대한 dv/dt 정격을 별도로 제공하는 제조업자도 있다.




그림 1. 턴-오프시 GTO 전압-전류파형

따라서 스너버 커페시터값을 결정하는데 꼭 고려해야 하는 dv/dt 정격과 V_{DSP} 값으로 부터 스너버 커페시터를 다음과 같이 구한다;

i) from $\frac{dv}{dt}$ rating of the GTO

$$C_{s,MIN} = \frac{I_{LOAD}}{dv/dt}$$

ii) from limited V_{DSP}

$$V_{DSP} = L_s \cdot \frac{di_D}{dt} + \frac{1}{C_s} \cdot \int i_D \cdot dt$$

Assuming load current and current falling time

$$\begin{aligned}
 & \text{are constant} \frac{di_D}{dt} = -\frac{di_A}{dt} \\
 V_{DSP} &= L_s \cdot \frac{0.8 \cdot I_{LOAD}}{t_f} + \frac{1}{C_s} \int_0^{1.125 t_f} \left(\frac{0.8 \cdot I_{LOAD}}{t_f} \right) \cdot t \cdot dt \\
 \therefore C_s &= \frac{8.1 \cdot t_f}{16 \cdot (V_{DSP} / I_{LOAD} - 0.8 \cdot L_s / t_f)} \quad (1) \\
 L_s &: \text{inductance components} \\
 &\text{associated with snubber circuit} \\
 i_D &: \text{Snubber diode current}
 \end{aligned}$$

일반적으로 제조업자는 V_{DSP} 에 대한 정격을 제공하는데 위의 식 (1)에서 알 수 있듯이 누설 인덕턴스 L_s 를 줄이면 C_s 값을 줄일 수 있으므로 스너버회로 손실을 감소시킬 수 있다. 선택한 커패시터의 내부 인덕턴스는 텐-오프 전압 스파이크 V_{DSP} 에 영향을 미치므로 여러개의 커패시터를 병렬로 연결해서 내부 인덕턴스를 줄이는 것이 하나의 커패시터를 쓰는 것 보다 좋다. 일반적으로 스너버 커패시터는 30nH보다 작은 내부 인덕턴스를 가져야 한다.

GTO의 최대 게이트 텐-오프 아노드전류(I_{TCM})를 유지하면서 스너버 손실을 줄이는 방안으로 정상상태에서 아노드 전류를 제어하는 커패시터와 fault상황에서만 동작하도록 SCR과 직렬로 연결된 커패시터를 병렬로 연결하는 방법도 있다.

3. 스너버 저항의 영향

스너버 커패시터 방전전류는 텐-온시 GTO를 통해 흘러 GTO의 텐-온 과도상태 손실을 크게하므로 저항을 통해 방전전류의 크기를 제한하여 주어야 한다.

또한 R_s 는 C_s 와 함께 GTO의 최소 온-시간을 결정하고 누설 인덕턴스로 인해 GTO의 텐-온시 발생할 수 있는 RLC공진에 의한 과전압(overvoltage)을 감쇄시키는 damping factor로도 작용한다. 그림 1의 V_x 크기는 스너버 저항값에 많은 영향을 받는다.

큰 스너버 저항값에 의해 V_x 가 커져 GTO의 아노드 전압이 캐소드 전압보다 낮아지거나 voltage dip이후의 dv/dt 가 제한치를 벗어나면 심각한 결과를 초래할 수 있다. 그림 2와 3은 실험장치와 저항값에 따른 GTO의 텐-오프시 전압파형이다. 실험결과에서 스너버 저항값이 클수록 V_x 크기가 커짐을 확인할 수 있다. GTO의 래칭(latching)전류는 SCR보다 커서 만약 텐-온시 GTO 아노드 전류상승률 di/dt 가 작아 게이트 전류의 초기 pulse 동안 래칭되지 않을수도 있는데 이런 경우 커패시터 방전전류는 래칭 전류 이상의 아노드 전류를 흘려주는데 기여한다.






그림 2. GTO 실험 장치



(a)




(b)


그림 3. R_s 에 따른 텐-오프시 전압파형 ; (a) 200V/div, 5us/div, $C=0.4\mu F$, $R=5\Omega$; (b) 200V/div, 5us/div, $C=0.4\mu F$, $R=25\Omega$

4. 스너버 다이오우드 특성 고려

스너버 다이오우드는 GTO의 텐-오프시 스너버 커패시터 충전전류가 R_s 를 통하지 않는 경로를 만들어 주기 위한 것으로 스너버 다이오우드 특성은 GTO 텐-오프 전압파형과 텐-오프 스위칭 손실에 큰 영향을 미친다. 따라서 스너버 회로가 효과적으로 동작할 수 있기 위해서 요구되는 스너버 다이오우드의 특성들은 다음과 같다. 우선 스너버 다이오우드의 순방향 회복 전압(forward recovery) V_{FR} 은 스너버회로 인덕턴스와 함께 GTO양단에 텐-오프 전압스파이크 V_{DSP} 를 야기시키므로 V_{FR} 이 작은 특성을 가져야 한다. 그러나 다이오우드의 V_{FR} 값은 고정된 것이 아니고 여러가지 요인들, 즉 접합온도, 다이오우드 전류밀도, 온-시의 di/dt 등에 의해 변화된다. 다이오우드 텐-온시의 di/dt 가 클수록 V_{FR} 은 커진다. 이것은 다이오우드 bonding wire인덕턴스와 다이오우드 도통초기의 큰 접합임피던스로 인한 것이다. 또한 스너버 다이오우드는 fast and soft recovery 특성을 가져야 하는데 다이오우드의 이러한 특성은 그림 1의 V_x 의 크기를 작게하기 때문이다. 스너버 다이오우드가 갖추어야 할 조건은 이것 이외에 평균전류정격은 작으나 피크전류정격은 커야 하고 전압정격 또한 커야 한다. 서로 다른 회복 특성을 갖는 두 다이오우드를 스너버 다이오우드로 사용하였을 때 그림 4의 결과에서 비교특성이 잘 나타나고 있다.



(a)



(b)

그림 4. 다이오우드 회복 특성에 따른 턴-오프시 전압파형;
 (a) 200V/div, 5us/div, C=0.2uF, R=25Ω, D : Soft recovery diode,
 (b) 200V/div, 5us/div, C=0.2uF, R=25Ω, D : Hard recovery diode

5. 스너버회로 인덕턴스의 영향

스너버 회로의 누설 인덕턴스의 주요인은 wiring 인덕턴스와 커페시터 내부 인덕턴스인데 이것은 스너버 다이오우드의 순방향 회복 전압 V_{FR} 과 함께 GTO 오프시의 전압 스파이크 V_{DSP} 를 야기하여 GTO를 파괴시킬 수 있다. 따라서 스너버 인덕턴스는 GTO의 안전한 동작을 위해서 최대한 작아야 한다. 일반적으로 제조업자는 V_{DSP} 최대치 또는 스너버회로 인덕턴스 최대 허용치를 제공한다. 여기서 주의해야 할 점은 제조업자가 제공한 스너버 인덕턴스 최대 허용치는 스너버 다이오우드의 순방향 회복 전압 V_{FR} 의 영향까지 고려한 것으로 다음과 같은 식으로 나타내어질 수 있다.

$$Ls' = Ls + \frac{V_f}{di/dt} \quad Ls = Lss + Lc$$

Ls' : 최대허용 스너버회로 인덕턴스

Ls : 스너버 회로의 실제 인덕턴스

V_{FR} : 스너버 다이오우드 순방향 회복 전압

di/dt : GTO 턴-오프 시 아노드 전류의 최대 falling rate

Lss : 누설 인덕턴스

Lc : 커페시터 내부 인덕턴스

참고문헌 [1]에서는 스너버 인덕턴스를 측정하기 위한 장치를 제시하고 있다. 만약 V_{DSP} 만 주어지고 Ls 값이 주어지지 않았다면 식 (1)에서 Ls 값을 구할 수 있다.

$$Ls = \left(\frac{V_{DSP}}{I_{ROOM}} - \frac{8.1I_f}{16Cs} \right) \times \frac{I_f}{0.8}$$

Ls : 스너버회로 최대 허용 인덕턴스

6. 결 론

GTO 스너버 회로를 설계할 때 스너버 회로가 원활히 동작하기 위한 각 소자들의 설계시 고려해야 할 사항과 스너버 파라메타값 선정기준을 제시하고 소자특성이 GTO 턴-오프 과정상태에 미치는 영향을 자세히 기술하였다. GTO 전력변환장치의 구현시 스너버 회로의 설계는 시스템의 신뢰성과 효율에 가장 중요한 요소라 할 수 있다. 본 논문에서 기술하고 있는 설계기준은 제조업자가 제공하고 있는 R-C 파라메타값에 의존하지 않고 구현하고자 하는 시스템의 특성에 적합한 값을 계산할 수 있는 근거로서 유용하게 사용될 수 있을 것으로 사료된다.

7. 참고문헌

- [1] K.B.Hughes et al., "Effect of Snubber Circuit Parameters on the Turn-off Voltage Spike of Large GTO Thyristors," *IEEE IAS Conf. Rec.*, pp. 1280-1285, 1993.
- [2] Hiromichi Ohashi, "Snubber Circuit for High-Power Gate Turn-off Thyristors," *IEEE Trans. on Ind. Appl.*, vol. IA-19, no. 4, pp.655-664, July/August, 1983.
- [3] Roger J.Bassett, "A GTO Tutorial," *PCIM Magazine*, July-September, 1989.
- [4] "Data and Application Notes," *Nihon Inter Electronics Corporation*.
- [5] Arton Shcwaeizer, "GTO Application Notes," *VK-Tryck AB*, Feb., 1994.