

## 저온 열처리를 이용한 다결정 실리콘 박막 트랜지스터

(Low Temperature Crystallized Polysilicon Thin Film Transistors )

수원 대학교 전자재료공학과

정 주용, 하 승호, 이 전민, 박 승희, 김 영호

### 1. 서론

다결정 실리콘 박막 트랜지스터 (polycrystalline silicon thin film transistor)는 AMLCDs(active matrix liquid crystal displays) 의 구동소자 실용화가 보고된 이래 이미지 센서, 프린터헤드, VLSI 메모리 등에 용용될 무한한 잠재력으로 인하여 최근 이에 대한 연구가 활발히 진행되고 있다.

다결정 실리콘 박막 트랜지스터는 단결정 실리콘 MOSFET 에 비해 활성층으로 사용되는 다결정 실리콘의 원자 결함에 의한 트랩 상태 밀도 증가로 인하여 전개효과 이동도가 낮고 높은 문턱전압, 낮은 on/off 전류비, 높은 subthreshold 기울기 등으로 인하여 실제의 용용에는 많은 문제점이 있어 전기적 특성을 개선시키는 많은 방법이 연구되고 있다. 본 연구에서는 LPCVD 로 중착한 비정질 실리콘을 SPC (solid phase crystallization) 방법을 이용하여 다결정 실리콘으로 결정화시켰으며, 600°C 이하의 저온 풍정으로 다결정 실리콘 박막 트랜지스터를 제작하여 각 소자의 전기적 특성을 비교 조사하였다.

### 2. 실험 방법

P형 실리콘 웨이퍼(4", 100 방향)위에 APCVD 방법으로 480°C에서 4500 Å의 SiO<sub>2</sub>를 중착한 후 LPCVD 방법으로 550°C에서 1500 Å의 실리콘 박막을 중착하여 활성영역층으로 사용하였다. 그 다음 활성영역층을 결정화하기 위하여 600°C 질소 분위기에서 36시간 저온 열처리 하였으며 활성영역을 경외한 후 건식 식각 방법으로 다결정 실리콘 박막을 식각 하였다. 그리고 게이트 산화막은 APCVD 방법으로 480°C에서 1000 Å의 SiO<sub>2</sub> 박막을 중착 하였으며 다결정 실리콘 게이트 전극으로는 LPCVD 방법을 사용하여 550°C에서 1800 Å 두께로 중착 하였다. 게이트 패터닝후 자기정렬방법으로 소오스, 드레인, 게이트 영역을 P<sup>+</sup>이온 ( $5 \times 10^{15}/cm^2, 40KeV$ ) 을 이온주입 시켰으며 APCVD 방법으로 480°C에서 3000 Å의 순수 SiO<sub>2</sub>를 중착 하였다. 그 후 주입된 이온을 활성화시키기 위하여 600°C에서 질소 분위기로 24시간 열처리 하였으며, 마지막으로 알루미늄(+1%Si) 을 스퍼터링 하여 전극을 형성한 후 450°C에서 1시간동안 열처리하여 n 층을 다결정 박막 트랜지스터 소자를 제작하였고 hydrogenation 풍정은 rf plasma 장비로 기관온도를 350°C, power 는 150 W, 압력은 0.6 torr 의 조건으로 1시간동안 수행하였다.

SPC 방법으로 결정화 된 다결정 실리콘 박막의 물성은 XRD (x-ray diffraction) 및 SEM (scanning electron microscopy) 을 이용하여 방향성 및 표면구조를 분석하였으며, 제작한 다결정 실리콘 박막 트랜지스터의 전기적 특성은 HP 4145B 반도체 변수 분석기를 이용하여 측정하였다.

### 3. 결과 및 고찰

다결정 실리콘 박막 트랜지스터의 전기적 특성은 다결정 실리콘 박막과 다결정 Si-SiO<sub>2</sub> 계면상태에 따라 크게 좌우되기 때문에 다결정 실리콘 박막 구조는 매우 중요하다. LPCVD 방법으로 550°C에서 증착한 박막은 X선 회절 실험결과 비정질 상태로 나타났으며 600°C에서 36시간 열처리한 박막의 경우 (111) 결정 방향이 (110), (311) 방향보다 아주 우세한 것으로 나타났다. LPCVD 증착후 비정질 실리콘 박막표면과 SPC 처리후 결정화된 표면은 SEM 사진결과 smooth 하게 나타났으며 차이를 발견할 수 없었다. 또한 SPC 방법으로 결정화 된 다결정 실리콘 박막의 경우 식각 후의 표면은 수지상 결정 구조로 나타났으며 최대 grain size 는 0.5 μm 정도로 나타났다. 또한 소자치수는 단 채널( $\leq 6 \mu\text{m}$ )의 경우를 제외하고는 크게 영향을 끼치지 않는 것으로 밝혀졌다. 수소화 처리를 하지 않은 상태에서도 W/L = 12/12 ( $\mu\text{m}/\mu\text{m}$ )의 소자치수를 갖는 박막 소자의 경우 전계효과 이동도  $21.8 \text{ cm}^2/\text{V}\cdot\text{s}$ , 문턱 전압 17.8 V 의 특성을 얻을 수 있었고 rf plasma로 수소화 처리를 한 경우 같은 동일한 소자치수를 갖는 박막 소자의 경우 전계효과 이동도  $26.3 \text{ cm}^2/\text{V}\cdot\text{s}$ , 문턱 전압 8.22 V로 전기적 특성이 향상됨을 알 수 있었다.

### 4. 참고 문헌

1. T.Serikawa, et al, "Low-Temperature Fabrication of High-Mobility Poly-Si TFT's for Large-Area LCD's," IEEE Electron Devices, Vol.36, pp.1929, 1989.
2. A.Mimura, et al, "High Performance Low-Temperature Poly-Si n-channel TFT's for LCD," IEEE Electron Devices, Vol.36, pp.351, 1989.
3. T.Aoyama, et al, "Crystallization of LPCVD Silicon Films by Low Temperature Annealing," J.Electrochem.Soc., Vol.136, pp.1169, 1989.
4. Malcom J.Thompson, "A Comparison of Amorphous and Polycrystalline TFTs for LC Displays," J. of Non-Crystalline Solids., 137&138, pp.1209-1214, 1991.
5. Z.Yudasaka and H.Ohshima, "Poly Silicon Thin Film Transistors," Mat. Res. Soc. Symp. Proc., Vol 182, pp.333, 1990.