

Sub-halfmicron 급 소자분리를 위한 SIROX Isolation의 물리적, 전기적 특성 고찰 (The Physical and Electrical Properties of SIROX Method for Sub-halfmicron Isolation)

삼성전자(주) 반도체 부문 반천수, 김윤기, 김용배, 김병렬, 이문용, 이종길

소자가 고집적화됨에 따라 기존의 LOCOS나 SEPOX을 이용해서는 Pad Oxide를 따라 성장하는 Bird's Beak 현상이 심하여 Device 제조에 심각한 문제들을 야기 시킨다. 따라서 이러한 문제를 해결하기 위해서 기존의 Sub-Si 위에 Pad Oxide를 형성하는 대신 Thin Nitride를 적용하는 새로운 소자 분리 기법인 SIROX Isolation의 물리적, 전기적 특성에 대해서 고찰하였다.

실험 방법

P-Type Sub-Si 위에 LP CVD 기법으로 Thin Nitride를 형성하고 그 위에 HTO/Nitride/HTO 막을 형성하여 4 층 막의 Mask Film을 형성하였다. 사진 식각법으로 상층부의 HTO/SiN 막을 전식 식각하고 Channel Stopper 를 B₅E₁₃과 1E₁₄으로 주입한 후 HTO 막을 형성하였다. Spacer 전식 식각하여 HTO Spacer를 형성함과 동시에 Field 산화막이 성장될 부분의 Sub-Si을 드러내었다. 이때 Sub-Si을 의도적으로 전식 식각하여 Recess여부에 따른 Profile을 비교하고자 하였다.

이와 같이 Spacer를 형성한 후 다시 Channel Stopper를 주입하고 습식 산화법으로 Oxide를 5000 Å 형성한다. Mask Film을 모두 제거하고 일반 DRAM 제조 공정을 거쳐서 NMOS Transistor 및 Device를 제조하였다.

이렇게 하여 만들어진 시편들을 SEM 사진을 통해서 이들의 Profile을 비교하였고, HP4145를 이용하여 N+/P Junction Leakage, N+/N+ Punchthrough 및 NMOS Tr.의 Threshold Voltage를 측정하여 전기적 특성을 비교하였다.

결과 및 고찰

물리적 특성면에서 보면, Field 산화막의 모양은 Bird's Beak이 거의 없는 Profile을 얻을 수 있었으며, Oxide가 Sub-Si 아래쪽으로 깊이 침몰되어 양호한 Profile을 보여주고 있다.

Sub-Si을 전식 식각하여 Recess 시킨 경우, Oxide 중심부가 움푹 들어가 후속 공정에 많은 문제점을 야기 시킬 것으로 보인다.

전기적 특성면에서 볼 때, 최소 0.4 um의 Isolation Space에서도 Punchthrough 현상 없이 양호한 소자 분리 특성을 나타내었고, 이때, V_b = 8 V이고 Leakage Current는 Peri Type에서 10 pA/cm이다.

또한, Gate Oxide Integrity 측면에서도 여타 소자분리 기법과 비교하여 큰 유의차가 없이 같거나 양호한 특성을 보였고 NMOS Tr.의 V_t 값도 큰 문제는 없었다.

결론

SIROX 기법을 이용하여 0.4 um까지 소자분리가 가능하여 Leakage Current만 개선을 한다면 Sub-halfmicron 급의 Device에 적용 가능한 것으로 사료된다.