

5MHz-2GHz에서 동작하는 광대역 증폭기의 설계 및 제작

박 천 석, 나 정 용

한국 과학 기술원 전기 및 전자 공학과

Design and Implementation of 5MHz-2GHz Wideband Amplifier

Cheon-Seok Park, Jung-Woong Ra

Department of Electrical Engineering, KAIST


ABSTRACT

A hybrid wideband amplifier having bandwidth from 5MHz to 2000MHz with a gain of $10\text{dB} \pm 3\text{dB}$ is designed and implemented by using a lossy matched network and GaAs FET. The implemented amplifier circuit operates as a capacitor-resistor(C-R) coupled amplifier circuit in the low frequency range (below 800 MHz) in which $|S_{21}|$ for the GaAs FET is constant. It also operates as a lossless impedance matching circuit in the microwave frequency range in which S_{21} for the GaAs FET has a slope of approximately -6dB/octave . Using this configuration technique, Two stage GaAs FET amplifier implemented is measured to 10dB gain within a 3dB fluctuation over the frequency band from 5 to 2000MHz.

부재한 증폭기나 무손실 정합 회로망을 이용한 증폭기가 연구되어왔다. 그러나 부재한 증폭기는 두 가지 단점을 가지고 있다. 첫째, 부재한 증폭기는 이득이 작아진다. 둘째, 임피던스 정합을 이루기가 어렵다. 또한 무손실 정합 회로망을 이용한 증폭기에서는 임피던스 정합을 위하여 lumped capacitor나 inductor 그리고 distributed transmission line과 같은 무손실 회로 요소를 사용하는데 이러한 회로 요소의 임피던스는 주파수에 종속적이고 정합 회로의 수가 제한적이다. 이러한 이유때문에 무손실 정합 회로를 이용한 초광대역 증폭기를 설계하는 것은 쉽지않다. 그래서 본 논문에서는 유손실 정합 회로망을 이용하여 GaAs FET의 $|S_{21}|$ 이 일정한 주파수 대역에서는 C-R coupled amplifier가 동작을 하고 GaAs FET $|S_{21}|$ 의 기울기가 -6dB/octave 를 갖는 고주파 대역에서는 무손실 정합 고주파 증폭기가 동작하도록 결합을 하여 넓은 주파수 대역폭을 갖는 증폭기를 제작하였다. 이 방법을 이용하여 제작한 증폭기의 특성은 45MHz에서 2GHz까지 이득이 $10 \pm 2\text{dB}$ 이고 입력력 정재파비는 2.0이하가 되었다.

1. 서론

gigabit data 시스템에서는 수 MHz에서 수 GHz에 이르는 주파수 대역에서 이득이 일정한 증폭기가 필요하다. ultra high speed pulse-code modulation(PCM) 시스템과 광통신 시스템에서는 이러한 성능 이외에도 임출력에서 낮은 정재파비 특성을 갖는 증폭기가 필요하다. 이러한 특성을 갖는 증폭기를 구현하기 위해서



2. 저주파 대역 설계

사용되어진 GaAs FET의 $|S_{21}|$ 이 일정한 저주파 대역에서는 저항만으로 flat한 이득을 얻는 증폭기를 설계하였다. 증폭기 설계시 사용되어진 동가 모델을 그림1에 나타내었고, 저항만을 사용하여 설계한 증폭기의 형태는 그림2에 나타내었다.




그림 1. 저주파 FET 동가모델




그림 2. 저항만을 이용하여 설계된 증폭기

그림2에서 r_L 은 각각 전원의 입력측 저항과 출력측 저항이다. R_1 과 R_3 는 각각 입력과 출력이 정합되도록 정하고 원하는 이득을 얻도록 R_2 를 정한다. 그림1에서 볼때 저주파의 FET 입력임피던스는 충분히 크고 출력측에서 바라본 임피던스는 r_d 이므로 R_1 은 r 로 정하고 R_3 와 r_d 의 병렬 등가 저항이 r_L 이 되도록 R_3 를 정하였는데 그 값은 $R_3 = \frac{r_d r_L}{r_d - r_L}$ 이다. R_2 를 얻기위해 그림1의 FET 동가 모델로 그림2의 FET를 대체하고 R_1 과 R_3 를 위에서 구한 값으로 표현하여 그림3에 나타내었다. 그림3에서 conductance G_o, G_d, G_2 는 각각 $\frac{1}{r}, \frac{1}{r_d}, \frac{1}{R_2}$ 이며 V_{gs1} 은 첫단 FET의 gate-source

사이의 전압이고 V_{gs2} 은 둘째단 FET의 gate-source 사이의 전압이다.




그림 3. FET 동가모델을 이용하여 그림2를 표현한 회로

그림3에서 $V_{gs1}, V_{gs2}, V_{out}$ 는

$$V_{gs1} = \frac{V_i}{2} \quad (1)$$

$$V_{gs2} = -g_m V_{gs1} / (G_D + G_2) \quad (2)$$

$$V_{out} = \frac{g_m}{G_o} \frac{g_m}{G_D + G_2} \frac{V_i}{2} \quad (3)$$

이다. 식(1), (2), (3)으로 부터 전압 이득 $\frac{V_{out}}{V_{in}}$ 은

$$\frac{V_o}{V_i} = \frac{g_m^2}{2 G_o (G_2 + G_D)} \quad (4)$$

이다. 이로부터 power gain G_p 은

$$G_p = \left(\frac{V_{out}}{V_{in}} \right)^2 = \left(\frac{g_m^2}{2 G_o (G_2 + G_D)} \right)^2 \quad (5)$$

로 구해지는데 원하는 G_p 가 되도록 R_2 를 정하면 된다.

3. 고주파 대역 설계

특성 임피던스가 큰 microstripline을 저주파에 사용한 저항과 적렬로 연결하여 microstripline 쪽에서 본 임피던스가 충분히 커지는 고주파에서 일정한 이득을 얻는 증폭기를 설계하였는데 그 형태는 그림4에 나타내었다.




그림 4. 고주파 대역에서 동작하는 증폭기

그림4에서 N_1 , N_3 는 각각 입력축과 출력축의 정합회로이며 N_2 는 첫째단의 출력축과 둘째단의 입력축 사이에 있는 정합 회로이다. FET1(field effect transistor), FET2와 정합 회로 N_2 를 two port network으로 표현하고 그것이 원하는 특성을 갖도록 N_2 를 설계하기 위해 그림5의 형태를 도입하였다.

그림5에서 Z , Z' 은 각각 FET1, FET2의 Z parameter이고 Z_E 는 N_2 에 대응하는 정합 임피던스(or 이드미턴스)이며 S_{ji}^T 는 FET1, FET2, N_2 로 구성된 two port network S-parameter이다.




그림 5. 회로망 N_2 를 설계하기 위한 기본 구조

그림5에서 $[Z]$, Z_E , $[Z']$ 를 각각 ABCD parameter로 고친 뒤 전체의 two port ABCD parameter를 구하고 이로부터 S-parameter S_{ji}^T 를 구하면

$$S_{ji}^T = \frac{a + b Z_E}{c + d Z_E} \quad (6)$$

의 형태를 갖게 되는데 이때 a , b , c , d 는 $[Z]$, $[Z']$ parameter의 함수로 나타내진다. 여기서 $|S_{ji}^T| = M$ (constant)이 되는 케이스는

$$\begin{aligned} |S_{ji}^T|^2 &= S_{ji}^T S_{ji}^{*} \\ &= \frac{a \rho e^{j0} + b}{c \rho e^{j0} + d} \frac{a^* \rho e^{-j0} + b^*}{c^* \rho e^{-j0} + d^*} = M^2 \end{aligned} \quad (7)$$

이 된다. 여기서 $Z_E = \rho e^{j0}$ 이다. (7)식은 원의 케이스를 그리는데 이것의 중심과 반경을 r 과 r_c 라 하면 $|Z_E - r_c|^2 = r^2$ 이 된다. 이것을 식(7)과 비교하면

$$r_c = \frac{M^2 c^* d - a^* b}{|a|^2 - M^2 |c|^2} \quad (8)$$

$$r = (\sqrt{|r_c|^2 - \frac{|b|^2 - M^2 |d|^2}{|a|^2 - M^2 |c|^2}})^{1/2} \text{이 된다.} \quad (9)$$

a,b,c,d를 구한 후 이것을 식(8),(9)에 대입하면

$$r_c = \frac{r_{12} r_{21}}{1 + r_{11}} + \frac{r'_{12} r'_{21}}{1 + r'_{22}} = r_{11} = r_{22} \quad (10)$$

$$r = \frac{2}{|S_{21}^T|} \left| \frac{r_{21} r'_{21}}{(1 + r_{11})(1 + r'_{22})} \right| \quad (11)$$

이다. 위 식에서 r_{ij} 는 정규화된 Z parameter이며 $Z_E = \frac{1 + l'}{1 - l'}$ 식을 이용하여 $|S_{21}^T|$ 이 일정한 값을 갖도록 하는 Z_E 의 케이스를 Smith chart상에 나타내면 그 반경과 중심점은

$$\text{중심: } \alpha_0 e^{j0} = \frac{2(1 + r_c^*)}{r^2 - |1 + r_c|^2} + 1 \quad (12)$$

$$\text{반경: } R = \frac{2r}{|r^2 - |1 + r_c|^2|} \quad (13)$$

이다. $|S_{21}^T|^2$ 이 원하는 아득을 갖는 Z_E 의 케이스를 여러 주파수에 대해 그린 뒤 각 케이스에서 Z_E 를 구현하기 용이한 점들을 선택하여 이로부터 Z_E 를 구하였다. 그림4의 정합회로 N_1 을 구하기 위해 그림6의 형태를 도입하였다.




그림 6. 회로망 N_1 을 설계하기 위한 기본 구조

그림6에서 Z_{E1} 은 정합회로 N_1 의 임피던스이며 S_{ji}^T 은 FET1, FET2, N_2 로 구성된 4단자망이다.

Z_{E1} 과 $[S_{ji}^T]$ 를 각각 ABCD parameter로 고친뒤 새로 정의된 4단자망의 ABCD parameter를 구하고 이로부터 $[S_{ji}^{T1}]$ 을 구하면

$$S_{ji}^{T1} = \frac{a' + b'Z_{E1}}{c' + d'Z_{E1}} \quad (14)$$

의 형태를 갖는데 a', b', c', d' 은 각각 $[S_{ji}^T]$ parameter의 항수로 나타내진다. 새로 정의된 4단자망 $[S_{ji}^{T1}]$ 에는 2개의 FET가 직렬로 연결되어 있으므로 S_{12}^{T1} 은 매우 작은 값을 가지게되어 증폭기의 입력단은 S_{11}^{T1} 만으로 설계하였다. S_{11}^{T1} 과 새로운 4단자망의 이득을 나타내는 S_{21}^{T1} 에 대해 각각 a', b', c', d' 을 구하고 입력측 정합이 되도록 하는 $|S_{11}^{T1}|$ 과 원하는 이득을 얻을 수 있는 $|S_{21}^{T1}|^2$ 에 대해 Z_{E1} 의 채적률을 여러 주파수에 따라 그린뒤 각 주파수에 대해 두 채적이 만나는 점들을 선택하여 Z_{E1} 을 결정하였는데 각 채적이 대한 반경과 중심점은

$$\alpha_o e^{j\theta_o} = \frac{2(1 + r_c)}{r^2 - |1 + r_c|^2} + j \quad (15)$$

$$R = \frac{2r}{|r^2 - |1 + r_c|^2|} \quad (16)$$

과 같이 표현되며 새로 정의된 4단자망 S_{ji}^{T1} 과 전원측 임피던스로부터 각 주파수에 대하여 그림6에서 정의된 출력측 반사계수 Γ_{out} 는

$$\Gamma_{out} = S_{22}^{T1} + \frac{S_{12}^{T1}S_{21}^{T1}\Gamma_s}{1 - S_{11}^{T1}\Gamma_s}$$

이며 이 식을 이용하여 정합회로 N_3 를 정하였다.

4. 광대역 증폭기의 설계

저주파에서는 R_1, R_2, R_3 만으로 설계된 그림2의 증폭기가 동작하고 고주파에서는 N_1, N_2, N_3 만 설계된 그림4의 증폭기가 동작하도록 결합한 형태를 그림7에 나타내었다.




그림 7. 광대역 증폭기 회로도

그림7의 증폭기가 저주파일때 R_1, R_2, R_3 만으로 동작하기 위해서는 N_1, N_2, N_3 는 microstrip line으로 구현되어야 하며 고주파일때 N_1, N_2, N_3 만으로 동작하기 위해서 F_1, F_2, F_3 는 각각 R_1, R_2, R_3 가 증폭기의 동작에 영향을 주지 않도록 특성 임피던스가 큰 microstrip line으로 구현한다.

5. 컴퓨터 시뮬레이션 및 실험 결과의 비교

이득이 10dB가 되고 출력력 정합이 원하는 주파수 대역에서 정재비가 2.0dB이하가 되도록 하는 형태가 그림8에 나타나 있다.




그림 8. 광대역 증폭기의 초기 설계도

이 초기회로로 부터 원하는 이득과 출력력 정합을 얻기 위해서 Super Compact simulator를 이용하여 최적화 시켰다. 최적화된 최종 회로의 형태는 그림9에 나타내었다.




그림 9. 실제 제작한 증폭기

그림10은 증폭기의 이득 특성을 나타내고 이것의 이득은 $9.0 \pm 1\text{dB}$ 이다.




그림 10. 증폭기 이득에 대한 시뮬레이션과 측정 결과의 비교

그림11은 입출력 정재파비가 2이하를 나타내고 있다.




그림 11. 증폭기 입출력 산란 파라미터

그림8에서 FET의 바이어스 동작점은

$V_{DS} = 2V$, $I_{DS} = 20mA$ 가 되도록 설계하였다. 그림12는 45MHz이하의 증폭기 특성을 나타내는데 이것의 이득이 3dB 떨어지는 주파수는 5MHz이다.




그림 12. 45MHz 이하의 증폭기 이득 특성

6. 결론

GaAs FET 트랜지스터와 수동소자를 이용하여 하이브리드(hybrid) 광대역 증폭기를 제작하였다. 그 결과 30MHz에서 2GHz까지 Gain(peak to peak)이 1.5dB 이내에 들었다. 그러나 5MHz 이하에서는 이득이 급격히 떨어졌다. 출력력 VSWR이 2 이하를 만족하였다. 대역폭이 보다 넓은 증폭기를 제작하기 위해서는

첫째, 바이어스 회로가 RF 회로에 영향을 주지 않는 방법을 생각 해야 한다. 즉, FET Source가 ground 되도록 할 수 있는 방법을 생각 해야하며

둘째, 저주파에서 이득이 작아지는 것을 막기 위해서는 DC blocking capacitor나 RF by-pass capacitor가 큰것을 사용 하여야 한다. 그러나 큰 용량의 capacitor는 자기공진 주파수(self resonance frequency)가 낮기 때문에 큰 용량의 capacitor를 사용하면 증폭기의 고주파 특성이 나빠진다. 공진 주파수가 높은 capacitor와 큰 용량의 capacitor를 병렬로 연결하여 사용하면 저주파에서의 3-dB cut-off frequency를 매우 낮게 할 수 있고 이 방법을 이용하면 FET ground 문제도 어느정도 해결이 가능하다.

REFERENCE

- [1] Kazuhiko Honjo and Takayama yoichiro, "GaAs FET ultrabroad-band amplifiers for Gbit/s data rate systems", IEEE Trans Microwave Theory Tech., vol. MTT-29 , pp.629-636, July 1981.
- [2] Juan Carlos Villar and Felix Perez, "Graphic design of matching and interstage lossy networks for microwave transistor amplifier" , IEEE Trans Microwave Theory Tech., vol. MTT-33, No.3, March 1985.