

## Titanium과 Cobalt silicide의 연구

김상용·유석빈·서용진·김태형·김창일·장의구  
충안대학교 전기공학과

## A Study of Titanium and Cobalt Silicide

Sang-Yong Kim, Seok-Bin Yu, Yong-Jin Seo, Tae-Hyung Kim,  
Chang-Il Kim, Eui-Goo Chang  
Dept. of Electrical Eng., Chung-Ang Univ.

## ABSTRACT

A composite polyoxide structure consisting of refractory metal and noble metal silicide film on top of polysilicon has been considered as a replacement for polysilicon as a gate electrode and interconnect line in MOSFET integrated circuits.

In this paper presents device characteristics of MOS with TiSi<sub>2</sub>/n<sup>+</sup>polyoxide and CoSi<sub>2</sub>/n<sup>+</sup>polyoxide gate.

Also, evaporated Ti, Co films on polysilicon has been annealed by RTA and furnace annealing in N<sub>2</sub> ambient at temperature of 400°C-1000°C.

The Ti-, Co-silicide formation is characterized by 4-point probe, silicide growth rate and its reproductivity has been examined by SEM.

## 1. 서론

IC 소자에서 gate전극과 interconnect를 일로써 널리 사용되고 있는 금속(Al)과 polysilicon보다 안정되고 낮은 저항값을 갖는 새로운 대체물질이 요구되고 있다. 따라서 polysilicon보다 더 낮은 저항값을 갖고 있을 뿐만 아니라 IC process 전과정에서 고온에 매우 안정하며 점착 특성이 양호한 refractory metal silicide(R.M.S)과 noble metal silicide(N.M.S)에 관심이 집중되고 있으며 이러한 R.M.S와 N.M.S 구조중 self-aligned silicide(silicide)는 매우 낮은 sheet resistance(R<sub>s</sub>)와 specific contact resistance(R<sub>c</sub>)를 가짐과 동시에 silicidation시킬수 있다는 장점을 가지고 있다고 보고되어 있다.[1]~[5]

이러한 refractory metal과 noble metal silicide는 Co-silicide, Ti-silicide, Ta-silicide, W-silicide, Mo-silicide 등이 적합하여 활발히 연구되고 있으며 이는 VLSI의 보에 적용 가능하리라 본다.

본 논문에서는 gate전극으로 TiSi<sub>2</sub>/n<sup>+</sup>-polysilicon, CoSi<sub>2</sub>/n<sup>+</sup>-polysilicon과 Al/n<sup>+</sup>-polysilicon의 구조를 갖는 capacitor를 제작하고 C-V technique를 이용하여 metal-semiconductor work function( $\Phi_{ms}$ ), flat-band voltage(V<sub>FB</sub>), fixed oxide charge density(N<sub>ss</sub>), bias temperature stress(B.T.S), threshold voltage(V<sub>th</sub>)를 측정하여 전기적 특성을 고찰하였고 polysilicon 위에 Co, Ti를 증착하여, Rapid thermal annealing(R.T.A)과 furnace annealing의 두방법으로 silicide를 형성시켜 비교분석하고, R<sub>s</sub>는 four-point probe로 측정하고 형성된 silicide 단면과 silicide의 성장길이를 주사형 전자 현미경(SEM: Scanning Electron Microscope)으로 고찰하였다.

## 2. 실험

비 저항이 5-9Ω·cm인 p-type(100) Si wafer를 초기 세척한 후, 800Å 두께의 산화막을 형성시키고 LPCVD system으로 3000Å의 poly-Si를 deposition한 뒤, P를 doping했다. 그 위에 Ti, Co를 증착하고 RTA 및 Furnace annealing 하여 silicide를 형성시켜 소자를 만든 다음 C-V 특성 곡선을 측정 하였다.

silicide형성시 poly-Si표면의 native oxide층의 존재는 silicide 형성에 영향을 주므로 준비된 wafer를 진공chamber내에 loading시키기 전에 wafer cleaning을 하였다.

덜컹리 공정후 표면에 남아있는 Ti와 Co는 etching하여 four-point probe로 resistivity를 측정하고 주사형 현미경(SEM: AKASHI, MODEL DS-130)으로 silicide의 단면과 성장 grain크기를 고찰하였다.

## 3. 결과 및 고찰

C-V technique를 사용하여 flat-band voltage (V<sub>FB</sub>), metal-semiconductor work function difference( $\Phi_{ms}$ ),

semiconductor-oxide interface charge density( $N_{ss}$ )를 구하였다.




FIG.1. Variation of  $V_{fb}$  with Oxide Thickness for  $TiSi_2$ ,  $CoSi_2/n^+$ poly-Si and  $Al/n^+$ poly-Si Gate Capacitance.

$\Phi_{MS}$ 는 식(1)와 같으나 실제측정은 그림 1의  $T_{ox}=0$ 에서 intercept한 값으로 하였고  $N_{ss}$ 는 이를 결과로부터 식(2)에 의하여 구하였다.

$$\Phi_{MS} = \Phi_M - [\chi + (E_g/2q) + (KT/q)\ln(N_A/N_1)] \quad (1)$$

$$N_{ss} = C_{ox}/AD \times q(\Phi_{MS} - V_{fb}) \quad (2)$$

그리고 Bias Temperature Stress(BTS)는 +5V로 250°C에 15분동안 실시하여 측정했다.

	$TiSi_2$	$CoSi_2$	Al
$\Phi_M$ (V)	3.68	3.72	3.70
$\Phi_{MS}$ (V)	-0.42	-0.38	-0.40
$N_{ss}$ ( $10^{11}/cm^2$ )	1.1	3.86	4.1
BTS	$V_{fb}$ 의 shift가 없음		
$V_{th}$ (V)	$0.34 \pm 0.08$		

Table 1 MOS Parameters Measured  $TiSi_2$ ,  $CoSi_2$ ,  $Al/n^+$ poly-Si Gates.

표 1과 같이  $CoSi_2/n^+$ poly Si gate,  $TiSi_2/n^+$ poly Si gate와  $Al/n^+$ poly Si gate의  $V_{fb}$  대  $T_{ox}$ 의 plot에서 얻은  $\Phi_{MS}$ ,  $\Phi_M$ ,  $N_{ss}$ 도 거의 일치한다.

또한 소자제작 공정중 poly-Si이 산소에 대해 장벽으로 작용하여 산화막과 공기중의 산소를 차폐시켜주고 공정분위기에서 contamination으로부터 gate산화막을 보호하여 BTS측정결과 mobile-ion에 의한 flat-band voltage shift가 작은 것으로 나타나 Gettering효과를 입증해 준다.

온도 및 시간에 따른 silicide 형성 과정을 알아보기 위해 four-point probe로 resistivity를 측정하였다. 그림 2,3은 Co, Ti-silicide의 furnace annealing 과 RTA에 의해 silicide를 형성된 온도에 따른  $R_s$ 값의 변화이다.

질소 분위기에서 annealing 시간을 고정된 상태에서 RTA와 furnace annealing으로 얻어진 결과로 영역을 나누어 분석 하였다.

영역(A)에서는 RTA, furnace 온도가 증가함에 따라 sheet resistance가 증가 하였다.




Fig 2 The Sheet Resistance of The Silicide Film as a Function of Temperature for 15sec (Cobalt).




Fig 3 The Sheet Resistance of The Silicide Film as a Function of Temperature for 30min (Titanium).

이는 Titanium이나 Cobalt가 silicoon과 결합을 시작 하면서 결정 구조를 갖은 초기의 성장 상태인 mono-silicide상 ( $CoSi$ ,  $TiSi$ )으로의 변화에 따른 영향으로 sheet resistance가 증가한 것으로 고찰된다.

(B)영역에서는 RTA 온도나 furnace annealing 온도가 고온으로 점차 증가함에 따라 sheet resistance가 급격히 감소하는 결과를 보여 주고 있다

이는 온도가 증가함에 따라 Cobalt원자가 poly-si속으로 poly-Si가 Titanium속으로 활발히 확산되어 silicide( $TiSi_2$ ,  $CoSi_2$ )가 성장된 과정이므로  $R_s$ 가 급격히 감소한 것으로 생각된다.

(C) 영역에서는 온도의 변화에 관계없이 sheet resistance 값이 일정하게 되었는데 이는  $TiSi_2, CoSi_2$ 가 형성되기 때문에  $R_s$ 가 거의 일정한 것으로 생각되며 이 관계로부터 안정된 silicide의 최저형성온도를 알 수 있다.

즉 Titanium 경우 RTA에서는  $700^\circ C$ (15sec), furnace annealing에서  $800^\circ C$ (30min) 열처리 시 안정된 silicide 형성 온도이고, Cobalt 경우는 RTA에서는  $700^\circ C$ (15sec), furnace annealing에서  $900^\circ C$ (30min) 열처리 시 안정된 silicide 형성 온도로 나타났다.

RTA가 짧은 시간에 더 낮은 sheet resistance를 가진 반면 furnace 열처리하는 긴 시간에 RTA보다 더 높은 sheet resistance를 가졌다.




Fig 6 The Sheet Resistance of The Silicide Film as a Function of RTA Time at  $400^\circ C, 700^\circ C, 900^\circ C$ (Cobalt).




Fig 4 The Sheet Resistance of The Silicide Film as a Function of RTA Time at  $400^\circ C, 700^\circ C, 900^\circ C$ (Titanium).




Fig 7 The Sheet Resistance of The Silicide Film as a Function of Furnace Annealing Time at  $500^\circ C, 700^\circ C, 900^\circ C$ (Cobalt).




Fig 5 The Sheet Resistance of The Silicide Film as a Function of Furnace Annealing Time at  $500^\circ C, 700^\circ C, 900^\circ C$ (Titanium).

그림 4,6은 Co,Ti에 대한 RTA 온도  $400^\circ C, 700^\circ C, 900^\circ C$ 에서 열처리 시간에 따른 sheet resistance의 변화를 나타낸 것이고 그림 5,7은 Co,Ti에 대한 furnace annealing 온도  $500^\circ C, 700^\circ C, 900^\circ C$ 에서 열처리 시간에 따른 sheet resistance의 변화를 나타낸 곡선이다. 각 공정의 온도에 따른  $R_s$ 변화를 보면, 열처리 시간이 길어짐에 따라 금속의 확산으로 silicide의 grain이 커지게 되어 sheet resistance가 감소하게 된 것으로 생각된다.

또한 같은 온도에서 Ti보다 Co가 더 빠른 안정성을 보여주고 있고  $700^\circ C$  이상 온도에서 15sec 이상 annealing에서 Co,Ti 모두 안정성을 보여 silicide 형성 온도를 알 수 있다.

$500^\circ C$ 에서는 Co이나 Ti 모두 장시간(120min)에서 안정성을 보여주나 Ti보다 Co가 비교적 더 안정함을 보여 주었다.

이를 보아 furnace 열처리에서는 고온에서 장시간의

annealing을 필요로 하며 silicide 형성에 900°C 60분 정도가 1 Ω/□ 이하로 되어 안정된 silicide가 뭉을 알 수 있고 700°C 에서 60분이상 annealing하여도 1 Ω/□ 이하로는 감소하지 않았다.

이와 같이 RTA와 furnace annealing 공정에서 비교해 보면 RTA는 짧은 시간에 silicide형성이 가능하며 sheet resistance도 더 낮은 값을 갖으며 furnace annealing 에서는 그 큰 장시간 열처리가 요구되었다. 그림 8은 RTA에서 30 Sec로 700°C, 900°C 에서 열처리 한 후 형성된 silicide의 단면을 SEM으로 보인 것이다.

그림 8(A)는 700°C 30sec 에서는 비교적 균일하게 silicide가 형성된 반면 그림 8(B)처럼 고온 900°C, 30sec에서는 형성된 silicide가 poly-Si층을 지나 silicon substrate까지 침투함을 보여줌으로써 고온 열처리하는 substate silicon에 영향을 받을 수 있다.

그림 9는 annealing온도 700°C와 800°C에서 15sec동안 RTA로 열처리한 silicide의 surface를 SEM으로 촬영한 것이다.

700°C, 15 sec(그림 9A) 보다 800°C, 15sec 열처리한 것(그림 9B)이 grain boundary가 상당히 증가함을 알 수 있다.

그림 10(A)은 furnace annealing에서 800°C, 1시간 열처리한 것 이고 그림 10(B)는 RTA에서 800°C, 30sec으로 furnace 열처리에서 surface가 안정치 못하고 부풀어 있음을 볼 수 있다.

이는 장시간 열처리로 인하여 다른 불순물과 작용하여 silicide 형성에 영향을 준것으로 보여지고, RTA 에서는 비교적 안정된 grain boundary를 볼 수 있다.

그림 11은 Co-polyicide의 RTA, Furnace annealing 한 것으로 비교적 900°C에서는 두공정 모두 안정된 grain boundary를 보여주고 있다.





FIG.8. Cross-sectional SEM of a Film Annealed at RTA.





FIG.9. Scanning Electron Micrograph of The Co-polyicide Film Surface for Different Annealing Temperature at RTA.




FIG.10. Scanning Electron Micrograph of The Ti-polyicide Film Surface for RTA and Furnace Annealing Process




FIG.11. Scanning Electron Micrograph of The Co-polyicide Film Surface for RTA and Furnace Annealing

4 결론

polyicide의 MOS특성이 silicide 밑에 있는 N<sup>+</sup>- polysilicon에 의해 지배적임을 알 수 있어 TiSi<sub>2</sub>, CoSi<sub>2</sub> polyicide가 gate electrode와 interconnect material로써 poly-si의 대체물질로 사용할 수 있다.

RTA에서 Co,Ti는 700°C 이상, 20 sec 이상이면 안정된 silicide를 형성할 수 있다.

furnace annealing에서는 Co가 700°C이상에서 1h, Ti경우 700°C 이상에서 90분 정도면 안정된 silicide 형성을 할 수 있다.

RTA에서 400°C 에서도 60 sec 이상 열처리 하면 안정된 silicide형성이 가능하며 furnace annealing에서는 500°C, 2h 이상이면 silicide 형성이 가능하지만 Re값의 변화가 심하였다.

RTA와 furnace annealing 으로 silicide를 형성시킨 결과 furnace annealing은 장시간 요하르브 이에 따른 문제점(patten의 일그러짐, spillover현상)이 대두 되었으며 RTA보다 안정성이 떨어짐을 알 수 있었다.

REFERENCES

1. S.P.Muraka, " silicide for VLSI Applications " Academic, New York, 1983.
2. K.L.Wang, L.C.Holloway, et al. " Composite TiSi<sub>2</sub>/n<sup>+</sup>poly-Si Low-Resistivity gate Electrode and Interconnect for VLSI " IEEE Trans. Electron Devi. Vol. ED-29, P.547, 1982.
3. S.P.Muraka, " Self-Aligned Silicide or Metals for VLSI Applications " J. Vac. Sci. Technol. B4, P.1325, 1986.
4. A.K.Sinha, W.S.Lindenberger, et al. "MOS Compatibility of High-Conductivity TaSi<sub>2</sub>/n<sup>+</sup>poly-Si Gates. IEEE Trans. Electron Devi. Vol. ED-27, P.1425, 1980
5. C.Y.Wong, L.K.Wang, C.Y.Ting, et al. " Thermal stability of TiSi<sub>2</sub> on mono- and Polycrystalline Silicoon. " J. Appl. Phys. Vol. 60, p.243, 1986.