

**GaInAs/InP Monolithic PIN-FET 광수신기의 설계
The Design of GaInAs/InP Monolithic PIN-FET Receiver**

박 기 성, 이 용 박

한국전자통신연구소 광전자연구실

Abstract

The optimization of the monolithic pin-FET receiver is discussed, with emphasis on the sensitivity and bandwidth. The amplifier circuit, bias resistance, total input capacitance, and transconductance of FET for the 2 Gbps transmission are calculated.

I. 서 론

광통신 시스템에의 응용을 위한 광소자와 전자 회로의 단일 칩 접착은 하이브리드형 접착에 비해 성능 향상 및 비용 절감을 기대할 수 있어 최근에 많은 연구가 진행되고 있는 분야이다. 특히 광검출기와 증폭 회로인 전자 증폭단 트랜지스터 회로로 구성되어 있는 수신 광전 접착 회로는 작은 전기 신호를 취급하는 부분이므로 전체 수신기의 감도 향상 및 고속 동작을 위해서 단일 칩 접착의 필요성이 가장 높은 부분이다.

광수신 OEIC는 1980년 Bell lab.의 R.F.Leheny 등에 의해 pin PD와 JFET의 접착이 최초로 시도되었으며,⁽¹⁾ 그 이후로 InP 및 GaAs를 기판으로 한 여러 가지 조합의 pin-FET 회로가 제작되어졌다.⁽²⁾⁽³⁾ 그러나 InP 계통질을 바탕으로 한 장파장 OEIC는 아직까지 접착도도 낮고 완전히 동작하는 단일 칩 OEIC도 드문 실정이며, 이 분야의 지속적인 연구가 필요하다.

본 논문에서는 2Gbps 전송 속도를 갖는 InGaAs/InP

pin-FET OEIC의 설계 요건에 관하여 수신 감도 및 대역폭의 관점에서 고찰하였다.

II. 광수신기의 수신 감도

Digital 시스템에서 광수신기의 sensitivity는 다음의 식 (1)과 같이 주어진다.⁽⁶⁾

$$S = 10\log_{10}\{10^3 Q 1.24 \langle i^2 \rangle_c^{1/2} / \eta \lambda (1-r)/(1+r)\} \text{ dBm}$$

----- (1)

여기에서 S 는 dBm이며, Q 는 BER에 의해 결정되는 값으로 BER이 10^{-9} 일 때 Q 는 6이며, 10^{-15} 일 때는 7.9이다. η 는 광검출기의 양자 효율이며, λ 는 사용하는 빛의 파장이다. r 은 신호 페열의 광출력 비로써 "0" 페열의 광출력이 0일 때 r 은 0이 된다. $\langle i^2 \rangle_c^{1/2}$ 은 전체 잡음 전류의 rms값으로 신호 전송 속도가 B 일 때 pin-FET 회로의 전체 잡음을 식 (2)와 같다.

$$\langle i^2 \rangle_c = \{4kT/R + 2qI_0\}L_2B + 4kT\Gamma/g_m\{L_2B/R^2 + (2\pi C_r)^2 L_2B^2\}$$

----- (2)

여기에서는 열잡음과 shot 잡음만을 고려하였으며 저주파 수 잡음은 다음과 같은 이유 때문에 제외하였다. 첫째 이잡음은 사용 물질과 제작 공정에 따른 외존성이 매우 커서 α 값이 0.5에서 2까지의 값을 갖을 수 있으므로 정량화가 어려우며, 둘째 단파장 검출기와 실리콘 증폭기 를 갖는 저주 시스템에서는 이 저주파 잡음의 기여도가

크나 우리의 관심이 되는 $1.3 \mu\text{m}$ 파장의 Gbit 급 시스템에서는 실제로 이잡음이 무시할 수 있을 정도로 적다.

(2) 식에서 R 은 바이어스 저항이며, Γ 는 FET에 따른 수치 상수이며, I_2 및 I_3 는 신호 형태에 따른 Personics integral이다. 본 계산에서 고려한 변수들은 I_s , C_i , g_m 으로 각각 전체 누설 전류, 전체 입력 capacitance 및 FET의 전달 conductance이다. 계산에 사용한 상수 및 변수들 값은 다음과 같다.

<표 1> Sensitivity 계산에 사용한 변수들

$$\text{BER} = 10^{-9}, Q = 6$$

$$r = 0$$

$$\eta \text{ in PIN} = 50 \%$$

$$\lambda = 1.3 \mu\text{m}$$

$$\Gamma = 1.1 \text{ for InGaAs JFET}$$

$$q = 1.6 \times 10^{-19} \text{ C}$$

$$kT = 4.14 \times 10^{-21} \text{ J for } 300\text{K}$$

$$I_2 = 0.56 \text{ for NRZ code}$$

$$I_3 = 0.087 \text{ for NRZ code}$$

$$R = 10 \text{ K}\Omega$$


$$B = 2 \text{ Gbps}$$

이러한 조건에서 I_s , C_i 및 g_m 의 영향이 있을 때, 즉 잡음이 바이어스 저항 R 의 열잡음만에 의해 결정될 때 전체 잡음은 $\langle i^2 \rangle_c = 1.85 \times 10^{-15} \text{ A}^2$ 이며, sensitivity는 -43.1 dBm 으로 이것이 $R = 10 \text{ K}\Omega$ 일 때 2Gbps NRZ 신호로 얻을 수 있는 최고의 sensitivity이다.

1. 누설 전류에 의한 영향

다음 (그림 1)은 C_i 와 g_m 을 고정시키고 누설 전류 I_s 에 따른 sensitivity의 변화를 그린 것이다. g_m 이 10 mS 이고 C_i 가 10 pF 일 때는 누설 전류에 의한 영향이 $10 \mu\text{A}$ 까지도 나타나지 않는 것을 볼 수 있으며, g_m 이 50 mS 이고 C_i 가 1 pF 일 때는 $1 \mu\text{A}$ 부터 누설 전류에 의한 sensitivity의 증가가 나타나는 것을 볼 수 있다. 즉, 누

설 전류는 $1 \mu\text{A}$ 이하로만 낮추면 sensitivity에 큰 영향을 주지 않는다.



(그림 1) 누설 전류에 따른 수신 감도

2. Capacitance와 전달 conductance에 의한 영향


(그림 2)에 입력 capacitance와 전달 conductance에 따른 증가 sensitivity 곡선이 있다. 여기에서는 누설 전류에 의한 영향을 무시하였다. 입력 capacitance는 작을수록 전달 conductance는 즐수록 sensitivity는 향상되는 것을 알 수 있다. Capacitance에 대해 10 dBm/decade 로 증가하는 것을 볼 수 있다. g_m 이 10 mS 이면 -20 dBm 의 감도를 얻기 위해서는 C_i 가 40 pF 이하가 되어야 하며, -30 dBm 의 감도를 얻기 위해서는 4 pF 이하이어야 한다. 그러나 g_m 이 30 mS 이 되면 C_i 값은 각각 65 pF 와 6.5 pF 이하로 된다.

3. 바이어스 저항에 의한 영향


(그림 3)은 바이어스 저항에 따른 sensitivity 곡선이다. 여기에 따르면 g_m 이 10 mS 이고 C_i 가 10 pF 인 광수신기는 바이어스 저항이 100Ω 이상이어야, g_m 이 50 mS 이고 C_i 가 1 pF 인 회로는 $10 \text{ K}\Omega$ 이상이어야 바이어스 저항에 의한 sensitivity의 악화가 사라지는 것을 볼 수 있다.

III. 광수신기의 대역폭

광수신기의 설계 요건으로서 수신 감도와 더불어 3 dB 대역폭이 중요하다. Equalizer을 사용하지 않고 전



(그림 2) Capacitance 및 전달 conductance에 따른 수신 감도



(그림 3) 바이어스 저항에 따른 수신 감도

송 속도 B 를 얻기 위한 최소한의 대역폭은 NRZ code에서 $L_2 B$ 이다.

1. 전압 증폭기의 대역폭

(그림 4)에 pin-FET 전압 증폭기의 증가 회로가 있다. 이 증가 회로의 전달 함수는식 (3)으로 표현된다.

$$\frac{V_o(\omega)}{I_s(\omega)} = \frac{-R_b R_L (g_m - j\omega C_{ds})}{(1 + j\omega R_L C_{ds})(1 - \omega^2 R_b R_s (C_d + C_s) + j\omega [R_b(C_d + C_s + C_p) + R_s C_p])} \quad (3)$$


이 회로의 -3 dB 대역폭은, $R_s \ll R_b$ 일 때

$$W_{3dB} = 1/R_b(C_d + C_s + C_p) = 1/R_b C_i \quad (4)$$

이 된다. 그러므로 전송 속도 B 를 얻기 위한 바이어스 저항은

$$R_b \leq 1/2\pi L_2 B C_i \quad (5)$$

와 같이 되어야 한다. 2 Gbps 의 전송 속도를 얻기 위한 R_b 값은 C_i 가 1 pF 일 때 142Ω 이다.



(그림 4) pin-FET 증폭기의 증가 회로

2. 전달 임피던스 증폭기의 대역폭

Feedback 저항이 R_f 이고, open loop gain이 $-A$ 인 전달 임피던스 증폭기의 대역폭은 전압 증폭기에 비해 $(1 + A/R_f)$ 배 만큼 증가한다. 그러므로 전송 속도를 얻기 위한 feedback 저항은


$$R_f \leq \frac{1 + (1 + 8\pi L_2 B C_i)^{1/2}}{4\pi L_2 B C_i} \quad (6)$$

$$\cong \frac{3}{8}\pi L_2 B C_i + 2A$$

와 같이 된다. B 가 2 Gbps 일 때 A 및 전체 입력

capacitance C_t 에 따른 R_f 값이 (그림 5)에 있다. A가 3 K Ω 이고 C_t 가 1 pF이면 R_f 는 723 Ω 으로 전압 증폭기에 비해 5 배 정도 증가된다.

그리므로 A는 3 K Ω 이고 R_f 는 723 Ω 인 전달 임피던스 증폭기를 사용하면, C_t 가 1 pF, g_m 이 50 mS에서 (그림 3)에 의해 약 -36.7 dBm의 수신 감도를 얻을 수 있다.



(그림 5) 전달 임피던스 증폭기에서 open loop 이득 및 capacitance에 따른 feedback 저항값

- 참 고 문 헌 -

1. R.F.Leheny, et. al., Electron. Lett., May, 1980, vol.16, no.10, pp.353-355
2. K.Kasahara, et. al., Electron. Lett., April, 1984, vol.20, no.8, pp.314-315
3. B.Tell, et. al., IEEE Trans. Electron. Dev., vol.ED-32, Nov., no.11, 1985, pp.2315-2321
4. M.Ito, O.Wada, K.Nakai, and T.Sakurai, IEEE Electron Dev. Lett., vol.EDL-5, no.12, Dec., 1984, pp.531-532
5. O.Wada, et. al., J. Light. Technol., vol.LT-4, no. 11, Nov., 1986, pp.1694-1703
6. R.G.Smith and S.D.Personik, "Semiconductor devices for optical communications", ed. H.Kressel, Springer Verlag, N.Y., 1979, p.89

IV. 결 론

본 논문에서는 광수신 OEIC의 설계 요건으로서 수신 감도와 대역폭에 관하여 고찰하였다. 2 Gbps의 전송 속도를 갖기 위한 회로 구성, 바이어스 저항값, 전체 입력 capacitance 및 FET의 전달 conductance 등을 계산하였다.

* 이 발표 논문은 과학 기술처 특정 연구 과제와 관련입니다.