

전력 변환 방식을 이용한 단상 정류회로의

고조파 저감

* ** ° ***
 유 철 로 이 공 회 박 현 철 한 우 용
 전 복 대 전 복 대 전 복 대 전 복 대

Harmonics Reduction Using Tap Change Method of Single Phase
Rectification Circuit

Chul-Ro Yu

Gong-Hee Lee

Hyun-Chul Park

Woo-Yong Han

ABSTRACT

Recently, Power change devices using thyristor and transistor have grown with the rapid development of power electronics. But the devices using these semiconductors generate harmonics from the non-linear load, which gives rise to various obstacles. In this paper, therefore, as 3 taps are connected in input line, we can multiply the pulse in input line, by which harmonics is reduced.

1) 서론

최근 고성능 전력용 반도체의 스위칭 소자의 개발과 고 효율성·에너지 등의 요구에 따른 고조파 저감에 관한 연구가 매우 활발히 진행되고 있다. 특히 산업분야에서 FA/OA 기기, 무정전전원장치, 교류가변속 전동기, 열전기등 파워 일렉트로닉스를 이용한 장치가 널리 사용되고 있으며 가정용 전기제품으로는 TV, VTR, 오디오기기, 냉장고 등의 모든 기기에 반도체를 사용하게 되었다. 그러나, 이러한 반도체를 이용한 여러 기기는 어느 것이나 비선형 회로로 부터 고조파를 발생시키는 원인이 되기 때문에, 송전계통 측에서의 통신선 유도장해 및 전력계통의 보호계전기 오동작, 제어장치 불안정 등과, 제어측에서의 고조파 손실 및 발열에 의한, 온도상승, 백동로오크 발생 등 각종 장해를 발생시키는 원인이 되어왔다.

따라서, 이러한 고조파 장해를 줄이기 위한 방법으로 입력측에 L-C필터와, 단상화 방법, 출력측에 PWM인 버이터등이 사용되고 있으나 회로 구성이 간단하고 경제적인 단상화 방법이 현재는 많이 사용되고 있다.

그러므로, 본 논문에서는 입력측에 3개의 텔을 설치하여 단상 정류회로의 입력전류를 다필스와 함으로써 입력전류 파형을 정현파화 하여 고조파를 감소 시키고

자하였으며 정류회로에서 발생하는 문제점을 개선시키고자 하였다. 또한, 시스템을 간략화 하여 경제적인 면도 고려하였다.

2) 본론

2. 1. 고조파 저감 이론

단상 정류회로의 고조파 저감대책으로는 필터와 다필스와 등으로 구분할 수 있는데 전자에 의한 방법은 부하가 일정하지 않을 경우 부하변동에 따라 고조파가 증가하면 필터 자체가 과부하로 될 가능성이 있고 시스템을 대용량화 하면 전력 증폭에 의한 구동 전력 손실이 커지는 단점이 있으나, 후자에 의한 방법은 고조파 발생원 즉, 전력 변환장치 자체에서 고조파 발생을 억제하므로 부하 변동에 민감하지 않고 대용량화가 가능하며 시스템이 간단하다는 장점이 있어 널리 사용되고 있다. 그러므로, 본 시스템에서는 단상 정류회로 입력측의 3개의 텔에 Tr을 직렬로 연결하여 간단하게 다필스화 하는 방법(그림1)을 제안하였다.

여기서 그림2(b) 나타난 V_s 의 정의 반주기에 있어 서 T_1, T_2, T_3, T_4 의 제어각을 $\alpha_1, \alpha_2, \alpha_3, \alpha_4$ 제어각 범위는 $0 \leq \theta \leq \pi/2$ 로, 그리고 $\theta = \pi/2$ 에 대하여 각 소자를 대칭적으로 제어하는 것으로 한다. 그림2(h)에 i_s 는 다음식으로 표시된다.

$$i_s = \sum_{n=1}^{\infty} \frac{4a1ld}{n\pi} (\cos \alpha_1 + k \cos \alpha_2 + k \cos \alpha_3 + (1-k) \cos \alpha_4)$$

단 $n = 1, 3, 5$

왜형을 μ 는

$$\mu = \sqrt{\sum I_s n^2 / I_s^2} \quad (\text{단 } n > 1)$$

I_{sn} : 전 고조파 실효치, I_{s1} : 기본파 실효치

본 방식의 종합역률 pf 는

$$pf = 1/\sqrt{1 + \mu^2}$$

한편 그림2(h)에서 직류 출력전압 E_d 는

$$E_d = \frac{\sqrt{2} a_1 V_s (\cos \alpha_1 + k \cos \alpha_2 + k \cos \alpha_3 + (1-k) \cos \alpha_4)}{3k}$$

위 식을 무제어시의 출력전압 E_{do} 로 정규화하고
 $E_{d*} = E_d/E_{do}$ 라 하면

$$E_{d*} = \frac{(\cos \alpha_1 + k \cos \alpha_2 + k \cos \alpha_3 + (1-k) \cos \alpha_4)}{3k}$$

가 된다.

2. 2 회로구성 및 동작원리

본 연구에서 제시한 단상 정류회로의 이론적인
 해석을 용이하게 하기 위하여, 편압기 및 정류소자를
 이상적인 것이라 하고 입력전압은 단상 정현파 전압이며
 직류전류 I_d 는 원진 평활한 전류라 가정한 상황에서
 해석 하기로 한다.

그림1은 본 방식의 회로구성을 나타낸 것이다.

$T_1 - T_5$ 는 임의로 ON, OFF 되는 스위칭소자, D_1, D_2 는 순변환 다이오드, 그리고 N_1, N_{21}, N_{22} 는 변압기
 권선으로 그의 주수비는 다음과 같다.

$$a_1 = N_{21}/N_1, a_2 = N_{22}/N_1, K = a_2/a_1$$

본 방식은 정류기용 변압기의 2차 권선의 중점
 C에 대하여 복수점 A, A'를 잡고, 이것에 직렬로 스위
 칭소자 T_1, T_2, T_3 을 접속하고, T_4, T_5 를 각각 직류
 $i_{AB}, i_{A'B'}$ 가 흐르는 다이오드로써의 역할을 하도록
 하면 각부 파형이 그림2와 같이 표시된다. 각 트랜지
 스터를 그림(a)와 같은 모드에 따라서 제어하면 각
 간의 권선 BA, AC, CA', A'B'에는 그림(C)-(F)와 같
 은 전류가 흐르고, 1차전류 i_s 는 3절에 해당하는
 그림(g)와 같은 파형이 된다.

또한, 출력 전압 E_d 는 그림(h)와 같이 나타난다.
 이상과 같이 본 방식은 별 질환을 함으로써 전원전류
 의 파형을 계산할 수가 있으며, 그림2에 나타낸
 바와 같이 V_s 에 대한 기본파 역률을 항상 1되도록
 각 소자를 제어하면 종합 역률을 높은 값으로 유지
 시킬 수 있다.




그림 1. 회로구성





그림 2. 각부파형

4) 실험결과 및 고찰


본 방식에서는 $K, \alpha_1, \alpha_2, \alpha_3, \alpha_4$ 를 각각 어떻게
 설정 하느냐가 매우 중요하기 때문에 최적치 주수비를
 $K=1$ 로 제어하도록 하고 출력전압 E_{d*} 에 대한 입력전류
 역률을 최소로하는 제어각을 그림3에서 구하였다.
 그림3에서 설명한 바와 같이 T_1 의 제어각 α_1 은 E_{d*} 의
 진범위의 변화 이지만 $\alpha_2, \alpha_3, \alpha_4$ 는 E_{d*} 의 범위에
 대해서는 90° 로 고정 시킨다. 그 결과 전원 전류
 파형은 표1에 표시한 바와 같이 나타낸다.

표 1 E_d^* 에 대한 $\alpha_1, \alpha_2, \alpha_3, \alpha_4$ 의 범위와 파형개선

E_d^*	$0 \leq E_d \leq 0.25$	$0.25 \leq E_d \leq 0.48$	$0.48 \leq E_d \leq 0.5$	$0.5 \leq E_d \leq 1.0$
α_1^*	$34 \leq \alpha_1 \leq 90$	$21 \leq \alpha_1 \leq 34$	$11.5 \leq \alpha_1 \leq 21$	$0 \leq \alpha_1 \leq 11.5$
α_2^*	$\alpha_2 = 90$	$45 \leq \alpha_2 \leq 90$	$23.5 \leq \alpha_2 \leq 45$	$0 \leq \alpha_2 \leq 23.5$
α_3^*	$\alpha_3 = 90$	$\alpha_3 = 90$	$52.0 \leq \alpha_3 \leq 90$	$0 \leq \alpha_3 \leq 52.0$
α_4^*	$\alpha_4 = 90$	$\alpha_4 = 90$	$\alpha_4 = 90$	$0 \leq \alpha_4 \leq 90.0$
전원전류파형모양				

즉, 본 방식은 E_d^* 의 진 범위에 대해서 위상차 제어를 행하는 방법이 왜형율을 최소로 하는 방법으로 시뮬레이션 결과 $E_d^* > 0.85$ 에서 왜형율(μ)은 E_d^* 의 최소치 11%가 되고, $0.5 \leq E_d^* \leq 0.95$ 에서는 왜형율(μ)가 20%되어 정격전압 부근까지 파형개선 효과가 있다. 또한 $E_d^* = 0.23$ 저 전압에서는 pf = 94%로 고효율임을 알 수 있었다.

그림 4는 실험을 통하여 얻은 실험파형이다.

그림 4. i_d 전압파형과 i_s 전류파형

5) 결론

본 논문에서는 교조파 저감을 위한 멀변환 방식을 이용한 단상 정류회로를 구성하여 실현한 결과 다음과 같은 결론을 얻었다.

- 1) 교조파 저감 효과가 크다.
(3단 변환 방식을 채택하여 왜형율을 줄임으로써 교조파 저감 효과가 현저함을 알 수 있다.)
- 2) 종합 역율을 높은 값으로 유지할 수 있다
- 3) 회로구성을 간략화 하므로써 경제적인 면을 고려하였다.

참고문헌

- 1] Yasunori Kobayashi et al, "A New Thyristor Rectifier Circuit of Reducing Harmonics in Input AC Line Currents", 高岳レビュ- vol. 32-1 No. 105, P. 41., 1960.
- 2] Sadao Mori et al, "An External Commutated Inverter of Reducing Harmonics in Output AC Line Currents", 高岳レビュ- vol. 32-1 No. 105 P. 48., 1960.
- 3] S. Miyairi et al, "A New Method of Reducing Harmonics in Input AC Line Currents of Thyristor Rectifier Circuit", IPEC -Tokyo'83., Vol.2, PP.993-1004, Mar., 1983
- 4) R.P.Stratford, "Rectifier Harmonics in Power System", IEEE Trans. Ind. Appl., Vol. IA-16, No.2, Mar./April, 1980
- 5) R.P. Stratford, "Analysis and Control of Harmonic Current in Systems with Static Power Converters", IEE Trans. Ind. Appl., Vol IA-17, No.1, Jan./Feb., 1981.
- 6] S. Miyairi et al, "A New Method for Reducing Harmonics of Rectifier Circuit by Switching Taps of Interphase Reactor", JIEE60-B26, pp.39-46, Mar., 1985.
- 7] D. E. Steeper et al, "Reactive Compensation and harmonic Suppression for Industrial Power System Using Thyristor Converter", IEEE Trans. Ind. Appl. vol. IA-12, no.3, May/June, 1976