

Fault-Tolerant 하트리트랜스폼 알고리즘

변 산 등*, 조 원 경

경희대학교 전자공학과

Fault-Tolerant Hartley Transform Algorithm

San-Dong Byun*, Won-Kyung Cho

Kyung Hee University, Electronic

ABSTRACT

This paper describes a fault tolerant in Fast Hartley Transform (FHT) using the redundant stage and time. FHT is similar to the Cooley Tukey FFT but performs much faster because it requires only real arithmetic computation required by the FFT. The FHT uses the real variable as the transform kernel, while the FFT uses the complex exponential as the transform kernel. The Fault Tolerance is concurrent with normal circuit operation and allows a continuousflow of correct data when a fault is occurred.

I. 서론

최근에는 VLSI 설계 기술이 발달하고 실시간 신호처리 필요성이 증가함에 따라 FFT 등의 같은 적교변환 알고리즘을 활용 프로세서로 실현하는 연구가 활발히 진행되고 있다. 이러한 연구는 주로 병렬처리(parallel processing)과 패이프라인 구조, 이스토리어레이(stochastic array)구조로 실현하기 위해 하드웨어 알고리즘이나 적교변환 알고리즘의 혼선을 줄이기 위한 것 이다. 그런데, FFT 등의 같은 적교변환에 의해 복소수로 분석, 처리되는 신호들은 시간상의 에너지는 실수값만을 갖는다. 따라서, 실수 적교함수를 이용하여 신호처리를 할 수 있다면, 시간의 승산 수를 상당히 줄일 수 있다. 실수 적교함수를 이용한 변환에는 이산 고사인변환(Discrete Cosine Transform), Karhunen-Loeve 변환 등이 있는데 주로 영상 데이터의 압축이나, 필터링에 제한적으로 이용되어 왔다. FHT는 FFT 알고리즘과 유사하며 스펙트럼 분석, 필터링, 콘볼루션(Convolution) 등과 같은 모든 FFT 응용분야에 적용될 수 있다. 또한, FHT는부터 FFT와 DCT를 쉽게 결합할 수 있다. FHT의 모든 계산과정은 실

수로 이루어지므로 FFT와는 다른점이 FHT는 IFHT(inverse FHT)는 모두에 통일된다. 진조회(Stages)와 신호흐름(Signal flow graph)은 매우 유사하다. 예전에 실현되었던 FHT는 FHT를 통일하는 전용 프로그램이나 FHT에서 발생하는 간접적 오류의 원인이다. 단적인 예로는 1번 주파수 대역에서 중복된 고주파수(High Performance)를 갖는 시스템에서 이런 저주파인 에너지를 허락하면 그 시스템의 정밀도가 훼손된 데이터를 전달할 수 있다. 여기서 저주파인 데이터는 예전인 걸리가 정화하는데 그것을 활용하기 위해 Fault Tolerant 알고리즘이 개발되어 활용하게 되었다. 여기서 Fault Tolerance는 FHT가 발생할 때 정상적인 동작을 수행하면서 동시에 Fault를 감지하고, 정화된 데이터를 신속하게 처리하는 것을 말한다. 본 논문에서는 FHT 프로세서에 대해 초기적인 설계리듬 대비적 프로세스 전달법을 제안할 것이다.

FHT에서도 FFT와 마찬가지로 분할해 나가는 절점(sequence)이 입력단 인가 출력단 인가에 따라 DIT(Decimation In Time)과 DIF(Decimation In Frequency) 알고리즘으로 구분된다.




그림 1. 16-point DIT FHT 프로세서

여기서, 각 블럭은 하나의 Radix-2 Butterfly 계

산을 나타내고 있다. 여기서 실수 X 와 Y 는 다음에 의해 변환된다.

$$X_{out} = \text{Xin} + \text{Yin } M^k, Y_{out} = \text{Xin} - \text{Yin } M^k.$$

여기서 M^k 는 삼각함수의 합이다. 즉 $\cos(2\pi kn/N) + \sin(2\pi kn/N)$ 이다. 그럼에서 각 불력은 연산모듈(Butterfly)이라 부른다.

II. 풍선 모듈(Fault Model)

이 질문에서는 FHT 프로세서가 연산동작 중에 발생하는 가능한적인 fault 를 고려한다. 프로세서의 행동모드나 연산모듈의 계산 유사체에 대한 복잡성이 때문에 fault 는 연산모듈(Butterfly) 계산 유사체에 발생되는 것으로 여겨진다.

다음과 같이 다양한 fault 가 이 논문을 통해 사용된다.

- fault 원인 동안 단일한 계산되는 fault.
- fault 경출 동안 다양한 일시적인 fault.
- 신개의 연산모듈에서 복소수 계산기, 덧셈기 혹은 뺄셈기에서 발생하는 합수적인 fault.
- 민성 $X = X + Y M$ 이라면 연산 모듈은 fault free.

1) 보통수 연산 모듈에서 한 fault 를 가정하자면, 정교에서 발생하는 fault 가 일시적으로 일어나는 fault 를 다 연산 모듈에 몇번이나 예상해 여기서 발생하는 fault 도 같을 수 있다. fault tolerance 를 위해 덧붙여진 스킷워치나 버퍼링 링크(Buffer Link) 와 비교의 일은 주제인 코드웨이는 fault free라고 여겨진다. 이전 같은 그림2에서 보는 것 같이 스킷워치나 버퍼링 링크(buffering link) 에서 발생적인 동작사이에 쉽게 감지될 수 있다.

이 fault 모델은 어떠한 이유에서 발생하는지 잘 알기 못하는 대부분의 fault 는 감지할 수 있다.

III. Fault Tolerant FHT 모듈

개요

이장에서는 강민 풍행에 대해 예상되는 N-point FHT 프로세서에 대한 초기 계산값을 미리 계산된다. 여기서 a, b, d [$a = 1/2, b = \cos(\pi/8), d = \sin(\pi/8)$] 는 각 연산모듈에 미리 입력되어 있으나, 그 세이브는 차이되고 중복된 계산은 FHT 프로세서에서 한번 풍행을 이용하여 실행되고 그림1에 있는 FHT 프로세서는 합수식으로 대칭이 아니기 때문에 구조를 그림2 외 같이 수정하는 것이 필요하다.

FHT 프로세서의 fault tolerant 구조는 그림2에

보여지고 고장을 친단하기 위해서 한 단계가 더해진다. 각 연산모듈은 생 바이페스 링크를 갖는다고 가정하고 만일 입력 스위치가 커지면 연산모듈로 가는 두개의 입력이 바뀌어지고 출력 스위치가 커지면 연산모듈로 부터 나오는 두개의 출력이 바뀌는 일 출력 스위치를 갖는다고 가정한다.

고장을 친단하기 위하여 (n) 단계와 ($n+1$) 단계 사이에 비교기가 달아진다. 연산모듈에 대한 하드웨어 소비예보는 $O(1 / \log(N+1))$ 이다. 원래 FHT 계산은 stage 0에서 stage n-1 까지 파이프라인 방식을 통해서 수행된다. 상방 통행에 의한 계산은 한 단계 늦추어서 원래의 계산을 뛰파วน다. 바이페스는 stage n-1 을 가지고 stage 0에서 stage n 까지 파이프 라인을 통해서 수행된다.

stage n-1 연산모듈은 합수적 내성을 만들기 위해 입력 데이터 통로를 바꾸어야 한다.

3.1) Fault Tolerant 알고리즘

<Lemma 1>

FHT processor에서 butterfly로 가는 두개의 입력을 하나에서 발생한 에러는 butterfly 계산에 의해 감지될 수 있다.

<증명>

덧셈기와 뺄셈기는 예리공 감출 수 없기 때문에 그 값 유니트만 고려하는 것이 필요하다.

W, Y 는 덧셈 유니트에로의 두개의 실수 입력으로 놓자. 여기서 W 는 그 유니트에서 실수이다. 만약 Y 가 예리가 있는 입력 데이터라면, 그것을 $Y + (Y_1, d_1)$ 로 다시 표현할 수 있고 여기서 d_1 는 예리항이다.

<그때,

$$(WY) = W(Y_1 + d_1).$$

만일 $W \neq 0$ 이면 예리는 감지될 수 있다. W 는 양이 아니기 때문에 예리항을 갖는다.

즉, butterfly로부터 출력 품질 예리항을 포함한다.

<정리 1>

Fault-tolerant FHT 프로세서에서, butterfly로 들어가는 신개의 입력 예리는 항상 그의 leaf butterfly에 comparison mismatch 를 낸다.

<증명>

원래 계산과 개계산은 그림3에서 보는 것과 같이 표기될 수 있다. Lemma 1은 Block A로부터의 출력은 Block B 와 부터의 출력과 다르다는 것을 의미한다. 여기서 계산이 원래 계산과 같은 fault 결과를 꼭 같이 생산하는지

안하는지 알아 보는것이 필요하다. faulty X의 데이터를 $X' = (X_1 + e_1) + (X_2 + e_2)$ 라고 놓고 faulty Y의 데이터를 $Y' = (Y_1 + d_1) + (Y_2 + d_2)$ 라고 놓자. 그때 만일 $X' + YW = X + Y'W$ 라면, 그 비교방법은 틀린 것이다.

즉,

$$\begin{aligned} X_1 + e_1 + (Y_1 W_1 - Y_2 W_2) &+ [X_2 + e_2 + (Y_1 W_2 + Y_2 W_1)] \\ &= X_1 + [(Y_1 + d_1) W_1 - (Y_2 + d_2) W_2] + [X_2 + (Y_1 + d_1) W_2 + (Y_2 + d_2) W_1] \end{aligned}$$

이것은 $e_1 = \pm(d_1 W_1 - d_2 W_2)$ 와 $e_2 = \pm(d_1 W_2 + d_2 W_1)$ 이라는 것을 의미한다. 만일 원래의 계산이 X에서만 에러를 생산한다면, 그때 e_1 혹은 $e_2 = 0$ 이다. e_1 혹은 e_2 가 두개의 값을 가질 수 없기 때문에 이것은 모순이다. 만일 Y에서 에러를 생산한다면, 그때는 이런 조건을 만족시키기 위해서 $e_1 = e_2 = 0$ 이다. 즉, $d_1 W_1 = d_2 W_2$ 와 $d_1 W_2 = -d_2 W_1$ 은 또다른 모순이다. 따라서 마지막 단계에 있는 그 leaf butterfly로부터 최소한 하나의 술력을 match 되지 않는다. 그때서야 방방 풍행에 의한 계산은 항상 하나의 단일 fault 를 감출한다.

FHT 프로세서에서 butterfly는 두개의 차수를 사용해 표시한다. $B(i,j)$ 는 stage j에서 i 차 butterfly를 가리킨다.

< 정의 1 >

만일 $b(i,j)$ 이 $B(i,j-1)$ 에 직접 연결되어 있다면 그때 $B(i,j-1)$ 은 $B(i,j)$ 의 predecessor라 불리운다. [Pred($B(i,j)$)]

< 정의 2 >

$B(i,j)$, $0 \leq m < 2^j$ 인 풍증한 크래스는 다음과 같은 집합으로 정의 된다.

($B(i,j)$, Pred($B(i,j)$) | Cout[$B(i,j)$]에서 fault 금생기] = Cout[$B(i,j)$]에서 fault 금생기}) 대중한 class $B(j)$ 는 comparison outcome, Cout 으로 부터 일어지는 유일한 정보이다. 즉, comparison mismatch와 근의 predecessor 를 갖는 leaf butterfly의 근이다.

< 정의 3 >

FHT 프로세서에서 butterfly의 학, [$B(i,j), B(k,j)$]는 만일 그들이 stage $j-1$ 에서 predecessor 를 공유 한다면 "buddy" 성질을 갖고 있다고 말한다.

그럼 2에서 예를 들면, [$B(0,2), B(2,2)$]는 그들이 $B(0,1)$ 과 $B(2,1)$ 을 공유하고 있기 때문에 buddy 성질을 갖고 있다.

< Lemma 2 >

$B(i,j)$ 를 $0 \leq m < 2^j$ 에 의해 $B_m(j)$ 의 요소로 놓자. 그때 $B(i,j)$ 의 buddy는 fault-free이다.

< 증명 >

$B(j)$ 는 $B(m+2), j-1, 2, \dots, N-1$ 만 포함하고 있다. $B(i,j)$ 의 buddy는 $B(i+2^{j-1}, j)$ 이기 때문에 이것은 $B_m(j)$ 의 요소인지 아닌지 알수 없다.

< 정의 4 >

만일 이것이 $B(i,j)$ 가 faulty인지 fault-free인지를 정확하게 구별할 수 있다면 butterfly, $B(k,j)$ 는 butterfly, $B(i,j)$ 의 식별자라고 부른다 (discriminator).

< 정리 2 >

$B(i,j)$ 를 감사할 수 있는 FHT 프로세서에서 어떤 $m < 2^j$ 에 대해 $B_m(j)$ 의 요소라 놓자. 그때, $\log(N+3)$ 사이클 때에 $B(i,j)$ 가 faulty인지 fault-free인지를 결정하는 $B(i,j)$ 에 대한 식별자는 항상 존재 한다.

< 증명 >

만일 $j=0$ 라면, 그때 stage 0의 모든 butterfly는 같은 그룹에 있다. stage 1의 모든 butterfly는 단일 fault 를 가질 때 fault free 이기 때문에 바이패스 된 stage 를 갖는 것에 의해 간단한 식별자 (discriminator) 를 사용될 수 있다.

만일 $j > 0$ 이면, 그때 Lemma 2에 의해 $B(i,j)$ 의 buddy는 fault free이다. $B(i,j-1)$ 과 $B(i+2^{j-1}, j-1)$ 의 술력을 소위치를 1로 놓는 것에 의해 같은 입력 데이터는 판별자로 적용될 수 있다. 따라서, stage 0부터 stage j 까지 원래 계산 결과와 한 stage에 의해 기연된 판별자로 부터 계산된 결과는 바이패스된 stage n 을 통해 stage $j+1$ 을 갖음으로서 얻어질수 있다.

< Corollary 1 >

$B(i,j-1)$ 을 어떤 $m < 2^j$ 에 대해 $B_m(j)$ 의 요소로 놓자. 그때, fault 덧셈기, 뺄셈기는 두개의 부가적인 사이클내에 장소가 성립될 수 있다.

< 증명 >

정리2를 기초로, stage j의 연산모듈이 faulty이거나 stage $j-1$ 의 덧셈기, 뺄셈기가 faulty이다. $B(i,j-1)$ 의 판별자를 이용하는 것에 의해, faulty 덧셈기, 뺄셈기를 갖는 연산모듈은 파이프라인 양식에서 같은 방법을 적용하는 것에 의해 두개의 부가적인 사이클 내에 장소를 정할 수 있다.

따라서, 어떤 faulty 연산모듈도 $\log(N+1)+5$ 사이클 이내에 고정 된다.

IV. 구성

플드를 검출하고 정상적인 동작을 수행하는

시스템은 다음과 같이 언어진다. 만일 풀티 연산 모듈이 stage n-1 이나 stage n에 있다면 전체 시스템은 아직 정직 중이다. 만일 풀티 연산 모듈이 stage 0 외 stage n-2 내에 있다면 놀비유리(roll-back)를 통해 그 결과를 초기화하는 동시에 정상적인 동작을 할 수 있다. 정식(soft) 하부는 예상한 예상과 같은 경우에만 사용된다. 예상(soft) 하부는 예상과 같은 경우에 예상은 두번 사용될 수 있다. 양쪽 예상 결과는 안전한 변환을 위해 stage n에 저장된다. 시간 조건(timing condition)을 만족시키기 위해, 처음 N/2 입력되는 동안 stage n-1 까지 계산된 결과는 stage n의 추가되는 사이클 동안 유지되어야 한다. 이에 필요한 부가적 장치는, 두부분으로 입력이 나누어지는 외부 데이터 분리기, 재 시도 동안 입력데이터를 저장하기 위한 약간의 버퍼메모리, 그리고 한 사이클 동안 계산을 지연시키기 위한 대부분 메모리로 이다. 풀티 연산 모듈 및 그 열을 제거함으로 이루어지는 완전한 재구성을 stage n-1 과 stage n 사이에 스위칭 기능을 부여함 으로서 실현된다.

V. 결론

많은 양의 데이터를 고속으로 처리하는 하드웨어변환 알고리즘에대하여 알아보고, 이 방식을 Fault에 대응할 수 있는 알고리즘을 이용한 시스템을 구성해 보았다. 이는 신호처리에서 에러발생에 치명적인 부분에 총용될 수 있을 것이다.

참 고 문 헌

- [1]. R. N. Bracewell, "Discrete Hartley Transform" Proc. IEEE, vol. 73, no. 12, Dec. 1983
- [2]. Hsieh S. Hou, "The Fast Hartley Transform Algorithm" IEEE Trans. on Comput., vol. C-36, no. 2, Feb. 1987
- [3]. P. Duhamel and M. Vetterli, "Improved Fourier and Hartley Transform Algorithm: Application to cyclic convolution of real data," IEEE Trans. on ASSP, vol. ASSP-35, no. 6, June 1987
- [4]. Y. H. Choi, and M. Malek, "A Fault Tolerant FFT Processor" IEEE Trans. comput., vol. 37, no. 5, June 1987
- [5]. K. H. Huang, and A. Abraham, "Algorithm-Based Fault Tolerance for Matrix Operations" IEEE Trans. Comput., vol. C-33 no. 6, June 1984
- [6]. J. Y. Jou, and J. A. Abraham, "Fault-Tolerant FFT Network" IEEE Trans. Comput., vol. C-31, no. 5, May 1988




그림 2. Fault Tolerant FHT 프로세서





그림 3. Logical View of two computations