

질화된 MOS 커패시터의 C-T 특성

장 의 구 최 원 은 서 용 진 · 최 현 식 유 석 빈

중앙대학교 전기공학과*

C-T Characteristics of Nitridized MOS Capacitor

Eui-Goo Chang, Won-Eun Choi, Yong-Jin Seo, Hyun-Sik Choi, Seok-Bin Yu

Department of Electrical Engineering, Chung-Ang University

ABSTRACT

The C-T characteristics of nitridized MOS capacitor have been studied. The generation lifetimes were calculated using C-T transient response and found to vary as sample condition. This is due to the non-uniformity of fast surface state. Also, This experimental curves were different from theoretical curves. The result suggests that the change in material structure (from SiO₂ to Si-N-O) is important in improving minority carrier lifetime.

1. 서 론

MOS 커패시터는 절연체와 반도체의 계면 및 bulk에서의 비평형 특성을 연구하는 데 적합한 구조이다.

반도체 내의 자유캐리어 Lifetime은 Electric Filed 의 갑작스런 변화로 인해 생긴 비평형상태에서 열평형상태로 복귀하는데 필요한 시간으로서, bipolar device에서의 switching 시간, p-n 접합 다이오드나 CCD(charge coupled device)에서의 누설 전류 또는 DRAM의 회복시간등에 관련되기 때문에 반도체 소자의 동작에 매우 중요한 parameter이다. 특히 generation lifetime은 p-n 접합다이오드와 MOS Capacitor의 경우에, 공간 전하영역 내의 캐리어 생성율을 특성지우는 인자이기 때문에 이것의 정확한 결정은 DRAM과 CCD의 전하저장 성질에 대한 정보를 얻는데 중요하다.

본 논문에서는 질화된 MOS Capacitor를 반전영역으로 바이어스 시킨후, 과도 상태법을 이용하여 C-T 과도응답곡선으로부터 반도체의 전기적 특성에 영향을 미치는 generation lifetime을 구하였다. 또한 ZERBST 이론에 의해 effective lifetime을 구해 surface generation velocity, active depletion width와의 영향을 고찰해 보았다.

2. 이 론

1) 비평형상태의 C-T 곡선을 이용한 lifetime

n-type MOS capacitor는 초기에 강한반전으로 바이어스 되어진후, deep depletion 영역으로 음의 계단전압을 인가하면 공핍층은 bulk속으로 넓어져 capacitance는 감소한다. 이러한 비평형상태에서 공핍층의 generation center로 부터 소수 캐리어(BHP)가 발생되어져 반전층으로 흘러감에 따라 공핍층의 폭은 다시 감소하여 평형상태로 복귀한다. 따라서 시간의 함수로서 공핍층의 폭이 커패시턴스 변화로 나타난다.

인가되는 계단전압은

$$\Delta V_g = - \frac{q N_D w_d^2}{2 \epsilon_s \epsilon_0} - 2\phi_f - \frac{q N_D (w_d - w_{df})}{C_{ox}} \quad (1)$$

(1)식을 미분하면

$$\left(\frac{1}{C_{ox}} + \frac{1}{C_d} \right) \frac{dw_d}{dt} + \frac{1}{C_{ox} q N_D} \frac{d\Delta Q_p}{dt} = 0 \quad (2)$$

반전층에서의 hole의 증가는 공핍층에서의 net generation rates와 일치하므로

$$\frac{d\Delta Q_p}{dt} = \frac{q n_i}{2 \tau_g} (w_d - w_{df}) \quad (3)$$

$C_d \gg C_{ox}$ 라고 가정하면, 식(2)와(3)으로부터

$$\frac{dc}{dt} = \frac{c}{\tau} \left(1 - \frac{c}{C_f} \right) \quad (4)$$

t=0 에서 C=C(0)를 이용하여 식(4)의 해를 구하면,

$$\frac{c}{C_f} = \frac{1}{1 + \left[\frac{C_f}{C_0} - 1 \right] \exp^{-t/\tau}} \quad (5)$$

Heiman 에 의해 공핍층의 생성을 $U_k = ni/2\tau$ 로 일어날때 공핍층 W 를 중성화 시킬 충분한 시간 T (완화시간)는 $U_k T W = N D W$, $T = N D / U_k = 2\tau N D / ni$ (6) lifetime을 구하기 위해서는 그림 1과 같이 $t=T$ 일때 $C(T)/C_f$ 를 $C_f/C(0)$ 에 따라 그린후, 실험에서 구한 $C_f/C(0)$ 로부터 그림 1에서 $C(T)$ 를 구하여 그림 3의 실험으로 부터 구한 곡선에서 T 를 구한다. 그리고나서 $N D$ 값과 (6)식으로 부터 lifetime을 계산한다.

2) ZERBST 이론

ZERBST lifetime 측정기법은 deep depletion 으로 부터 inversion 까지의 capacitance 회복을 monitor 하는 방법이다.

deep depletion 후에 surface 뿐만아니라 bulk 에서의 minority carrier가 생성되어 recovery 가 일어난다. 따라서 transient(과도특성)의 분석을 통해 generation lifetime 과 surface generation velocity 를 구할 수 있다.

$$-\frac{d}{dt} \left(\frac{C_{ox}}{C} \right)^2 = \frac{2C_{ox}}{E_s N} \cdot \frac{dN_s}{dt} \quad (7)$$

$$= \frac{2C_{ox}}{C_f} \cdot \frac{ni}{N_D} \cdot \frac{1}{\tau_g} \left(\frac{C_f}{C} - 1 \right) + \frac{2C_{ox}}{E_s} \cdot \frac{ni}{N_D} S_0$$

$-d/dt(C_{ox}/C)^2$ 대 $(C_f/C-1)$ 의 plot 에서 slope는 다음과 같다.

$$\text{ZERBST slope} = \frac{2C_{ox}}{C_f} \cdot \frac{ni}{N_D} \cdot \frac{1}{\tau_g}$$

$$\text{ZERBST intercept} = \frac{2C_{ox}}{E_s} \cdot \frac{ni}{N_D} S_0$$

ZERBST 방법은 MOS-capacitor 의 capacitance transient의 관찰에 준하며 이 transient 의 지속(duration)은 deep depletion으로 부터 inversion 까지 recovery(회복)에 필요한 시간이다.

$$T = 2\tau_g \left(\frac{N_D}{ni} \right) \quad (8)$$

low doping material 의 경우에는 transient time은 generation time 보다 더 크다. 즉, 완화시간 T 는 generation lifetime 과 carrier concentration 에 의존하므로 doping 농도가 증가함에 따라 lifetime 은 감소한다. deep depletion 이 일어나면 수직 침투(longitudinal penetration)외에 space charge

region 의 lateral spread (측면퍼짐) 현상이 일어나는데 이 lateral 부분은 relaxation time 에 중요한 역할을 한다. 이 이유는 아래와 같은 3 가지 generation mechanism 의 결과로 quasi-equilibrium 으로의 return 이 일어나기 때문이다.

- a) lifetime(τ_g) 에 따른 generation
- b) S_0 에 따른 lateral surface의 generation
- c) S 에 따른 게이트 아래 surface 의 generation.

따라서 surface generation이 전체 generation 의 중요한 성분일때는 depleted surface 아래에서의 generation velocity(S_0)를 고려해야 한다. 즉, effective lifetime(τ_g')는 lifetime(τ_g)와 surface lifetime($\tau_g = d/4S_0$)의 조합으로 이루어 진다.

그림 4는 S_0 값이 변화할때 값을 이용하여 구한 게이트 직경에 대한 effective lifetime을 나타낸다.

$$\tau_g' = \left[\frac{1}{\tau_g} + 4 \frac{S_0}{d} \right]^{-1} \quad (9)$$

3)활성 결핍층에 따른 effective generation lifetime substrate가 일정하게 도핑되어 있다는 가정하에 net active depletion width는 커패시턴스에 의존한다.

$$\Delta W = E_s E_0 A \left(\frac{1}{C_{t1}} - \frac{1}{C_{t2}} \right) \quad (10)$$

여기서 $C_{mv} > C_{t2} > C_{t1} > C_{dep}$

$$\frac{1}{\tau_g'} = \frac{1}{\tau_g} + \frac{1}{W_d - W_{df}} \left(S_0 + \frac{1}{L_P} \cdot \frac{ni D_P}{N_D} \right) \quad (11)$$

net active depletion width의 변화(ΔW)⁻¹와 effective generation lifetime(τ_g')⁻¹의 관계로 부터 온도에 강하게 의존하는 effective generation velocity S_{eff} 를 알 수있다.

$$S_{eff} = S_0 + \frac{1}{L_P} \cdot \frac{ni D_P}{N_D} \quad (12)$$

3. 실험

비저항이 14-22[ohm-cm]이고, 불순물이 phosphorous 인 (100) 결정방향의 n형 실리콘 웨이퍼를 표준공정으로 세척한 후 850°C 에서 1500 [cc/min]의 산소를 흘려 주며 전기로의 석영관내에서

30분간 열산화 시켰다. 그리고나서 Si-SiO₂ 계면에 존재하는 strain 과 defect를 감소시키기 위해 850°C 에서 20분간 N₂ 가스 분위기 에서 어닐링한 후 1000°C 에서 순수한 NH₃ 가스를 흘려주면서 질화 시켰다. 사진 식각법으로 back side etching 한 다음 Al 을 진공증착한 후 450°C의 질소 분위기 에서 20분간 alloy 하여 ohmic contact 하였다. 이 웨이퍼를 Bell Jar에서 sputter cleaning한 후 금속 마스크를 사용하여 Al을 증착한 권극을 형성하였다.

MOS capacitor의 게이트에 negative 전압을 인가하여 강한 반전상태를 만든후 -15[V], -30[V]의 계단전압을 인가하여 시간에 따른 커패시턴스의 변화를 측정하여 C-T 특성곡선을 구하였다.

4. 결과 및 고찰

MOS-capacitor의 게이트에 음의 전압을 인가하여 강한 반전상태를 만든 후 계단전압을 발생시켜 시간에 따른 커패시턴스의 변화를 측정하였다.

표 1.

	1	2	3
τ_g	73 [μ sec]	234	394
τ_g'	30	91	108
S_0	300 [C^{-1}/sec]	100	10

각 sample의 계단전압을 인가한 순간 C/Cf 는 0.48, 0.36, 0.49 (sec)이었으며, C-T 특성 곡선은 지수함수적으로 증가하여 sample 1은 20 sec, sample 2는 110 sec, sample 3 은 100 sec 후에 정상상태의 커패시턴스 값에 도달하여 평형을 유지하였다.

이 C-T 특성을 이용하여 generation lifetime 을 구하였다. 또한 zerbst 이론에 의해 surface generation lifetime을 고려한 effective lifetime (τ_g')을 구하였다.

τ_g'/τ_g 비가 매우 클때는 는 실제 lifetime 과 매우 차이가 남을 알수 있었다. 이것은 surface generation이 전체 generation 의 중요한 성분일 때 는 고려해 주어야 함을 입증하는 것이다.

5. 결론

각 sample 조건에 따라 C-T 특성 곡선의 크기는 달라지며, 각각의 generation lifetime 이 서로 다른 것은 fast surface state density 의 불균일성에

기인한 것으로 보인다.

또한, 질화된 MOS capacitor의 C-T 특성곡선과 이론곡선과의 차이를 볼수 있었는데, 이것은 질화된 Si-O-N 막이 계면에서의 여러 양전하들을 repell 시켜 소수캐리어 의 수명을 개선했기 때문이라 생각된다.

참고 문헌

1. F.P. Heiman, IEEE Trans. Electron Devices, vol. ED-14, p. 781, 1967.
2. J.S.T. Huang, Proc. IEEE, p. 1849, 1970.
3. DeWitt G. Ong, "Modern MOS Technology", McGraw-Hill, 1984, pp. 71-75.
4. B.H. Nicollian, J.R. Brews, "MOS (Metal Oxide Semiconductor) Physics and Technology", Wiley, 1982, pp. 409-416.
5. D.K. Schroder, H.C. Nathanson, Solid-State Electronics, vol. 13, p. 577, 1970.
6. B.J. Baliga, M.S. Adler, IEEE Trans. Electron Devices, vol. ED-25, p. 472, 1978.
7. J. Oualid, A. Bouhdada, IEEE Trans. Electron Devices, vol. ED-33, p. 1366, 1986.
8. W.D. Eades, J.D. Shott, R.M. Swanson, IEEE Trans. Electron Devices, vol. ED-30, p. 1274, 1983.




그림 1. Cf/C(0) 의 함수로 나타낸 t=T 에서의 MOS capacitance.




그림2. 이론적인 C-T 과도 응답 곡선.




그림5. 결핍 영역폭에 따른 effective lifetime.




그림3. 질화된 MOS capacitor 의 C-T 곡선




그림4. 게이트 직경에 따른 effective lifetime.