

송 원 용 · 김 경 기
한양 대 학 교 전 자 공 학 과

A study on the Frequency control of HF Synthesizer
using a Phase-Locked Loop

Heon-Yong Song · Kyung-Gi Kim
Dept. of Electrical Eng. of Hanyang Univ.

Abstract

This paper treats with the design and fabrication of a frequency synthesizer for the generation of intermediate frequency of a HF band transceiver.

The synthesizer is designed to control frequencies using a phase-locked loop and it is shown that this method improved the performance of frequency accuracy and locking time than that of the crystal-reference system.

1. 서 론

일반적으로 송수신기의 주요 부분은 증기 송신부, 수신부 및 주파수 합성부로 나눌 수 있다. 이를 주파수 합성부는 송신부의 주파수에 정확한 VCO (Voltage Controlled Oscillator) 주파수 인가하여 정확한 중간 주파수가 만들어지게 함으로서, 무전기의 주파수 안정도에 가장 중요한 역할을 하는 부분이다. (1)历来 HF 대 송수신기에는 주로 Crystall-reference system 을 이용한 주파수 합성기를 사용함으로써, 다수의 크리스탈의 주파수 기준으로 사용되어 주변의 환경 변화시 주파수 가변요인으로 작용되며, 용안속도가 느린 단점이 있다. PLL 은 최근 tracking filter, AM-FM 보조, 모터속도 제어 및 주파수 합성등에 쓰이기 시작하고 있으며, 단위 합성이 원활한 가능을 갖추고 있는 PLL IC 가 등장하고 있는 실정이다. 이런 IC는 내부에서 각각의 기능 블록들이 서로 연결되었으므로 주변회로 구성을 간단해지나 울도가 저하되었으므로, 본 연구에서는 내부에서 서로 연결이 안된 기능 블록들이 내장된 IC 을 이용하여 설계하였다.


이에따라, 본 연구에서 설계, 제작된 PLL 주파수 합성기는 HF 대역의 송수신기의 쓰임 수 있으며, 내부 회로 구성을 위상돌기 고정 회로부 (Phase detector, Low-pass filter, VCO, Divider-by-N Counter 를 구성됨), Loop controller, Sequence generator 및 Reference frequency oscillator 들으로 되어있다.

2. 시스템의 구조

PLL 의 block diagram 은 그림 2-1 과 같다.

PLL 주파수 합성기는 기준 주파수 N 배인 출력 주파수를 만드는 역할을 하며, PD 는 (phase detector) 기준신호 $U(t)$ 와 분주판 신호를 비교한다. 즉, locked state 에서 기준과 출력신호는 N factor 만큼 차이가 있게된다.

여기서, N은 주파수 분주기의 scaling factor 이다. (2)



(그림 2-1) PLL 블록 구조도

(Fig. 2-1) PLL Block Diagram

여기서, $U_i = U_0 + \Delta U_i$ = 기준

주파수 (W_0 : 입력 중심 주파수)

$W_0 = N W_0 + \Delta W_0$ = 출력

주파수 ($N W_0$: 출력 중심 주파수)

$W_e = W_0 - W_0/N =$ 주파수 error

Laplace 변환을 하면,

$$\Delta_i(s) = j[\Delta W_i(t)]$$

$$\Delta u(s) = j[\Delta W_u(t)]$$

$$\Delta w(s) = j[\Delta W_w(t)]$$

locked state ($W_u = W_u(t)$) 에서 PD의 평균 출력 신호 $\bar{U}_d(t)$ 는 식 (2-1) 과 같이 위상 error θ_e 에 따라 변한다.

$$\bar{U}_d = K_d \theta_e, \quad -\pi < \theta_e < \pi \quad (2-1)$$

여기서, K_d : locked state 에서의 PD gain. [V/V]

unlocked state ($W_u \neq W_w$) 에서 $\bar{U}_d(t)$ 는 주파수 error W_e 에 따라 변한다.

\bar{U}_d 는 주파수 error W_e 에 극사적으로 비례한다.

관개식은 식 (2-2) 와 같다.

$$\bar{U}_d = K_d (W_e + K_d (W_u - \frac{W_e}{N})) \quad (2-2)$$

여기서, K_d' : unlocked state 에서의 PD gain [V/Rad]

(1)

각 항목의 dynamic 특성을 보면

$$PD: U_e(s) = K_d' \Delta e(s)$$


$$Filter: U_f(s) = U_e(s) \cdot F(s)$$

$$VCO: \dot{U}_c(s) = K_v \cdot U_f(s)$$

$U_c(s)$ 와 $\dot{U}_c(s)$ 를 없애고 계산하면 식 (2-3)과 같아된다.

$$\Delta_e(s) = \frac{N}{N + K_v \cdot K_d' F(s)} \Delta_e(s) \quad (2-3)$$

식 (2-3) 의 수학적 모형은 그림 2-2 와 같다.



(그림 2-2) PLL 의 수학적 모형

(Fig. 2-2) Mathematical Model of PLL

Loop filter 또는 영 국장을 가진 Charge Pulse 를 적용하기

식은 농동 filter 를 쓰면 전달 함수는 식 (2-4)와 같다.

$$F(s) = \frac{1 + sT_L}{sT_L} \quad (2-4)$$

기준 신호 주파수 N_0 이 중심 주파수 N_0 부터 ΔN 만큼 떨어져 있고, VCO 의 순간 각 주파수가 $t = 0$ 에서 N_0 이면 $N_1(t)$ 이 되면 식은 식 (2-5) 와 같다.

$$\dot{N}_1(t) = W_0 + \Delta W_1 \quad (2-5)$$

Laplace 변환을 하면 식 (2-5) 는 식 (2-6)과 같아된다.

$$\Delta_e(s) = \frac{\Delta W_1}{s} \quad (2-6)$$

(2-3), (2-4) 및 (2-6) 식으로부터

$$\Delta_e(s) = \frac{N_1 / K_v K_d'}{s^2 [2 + N_1 / K_v K_d']} + \frac{\Delta W_1}{s} \quad (2-7)$$


따라서, PLL 의 유통 $H(s)$ 는 식 (2-8)과 같아 된다.

$$H(s) = \frac{N_1 / K_v K_d'}{K_v K_d'} e^{-\frac{s}{2}} \quad (2-8)$$

$$\text{여기서, } T_p = T_s + \frac{N_1}{K_v K_d'}$$

Phase / frequency detector 의 접근률은 신호 U_e 는 $(W_1 - W_0)/N$ 일 때 dc 신호가 아니며, $W_1 > W_0/N$ 일 때 positive, $W_1 < W_0/N$ 일 때 negative 값을 가지므로 VCO 주파수는 중심주파수에서 떨어지지 않고 항상 한 방향 즉 기준 주파수 방향으로 물려가되어 locked condition 이 일어나게 된다.

설계된 PLL 주파수 합성기의 block diagram 은 그림 2-3과 같다.



(그림 2-3) 시스템 블록 구조도


(Fig. 2-3) System block diagram

2-1 위상 동기 고정 회로부

VCO 발진 주파수는 Divide-by-N Counter 로 입력되어 풋프

제이거 및 주파수 selector 로 부터 선택되는 분주비로 분주된다.

위상비교기 (PD, Phase Detector) 는 기준 주파수와 비교 주파수를 받아 위상차에 해당하는 beat 신호를 발생한다. 즉 그림 2-4 의 페널도와 같이 PD 에 입력되는 두 신호의 주파수가 같고 위상이 일치경우 신호 A 가 신호 B (기준) 보다 앞서면 PD 의 출력은 위상차에 해당하는 시간동안 High 상태이며 신호 A 가 신호 B 보다 뒤지면 Low 상태이다. 위상이 일치할 경우에는 출력은 tri-state 상태 (High Impedance) 가되어 출력이 open 되므로 Low-pass filter로부터 나오는 기준 전압이 VCO 를 인가된다. 따라서 VCO 의 주파수를 기반시키기 위한 주파수와 비교 주파수의 위상차를 zero 로 만든다. 만약 입력신호의 주파수가 불러져서 신호 A 가 신호 B 보다 높을 경우는 출력은 High 상태이고, 신호 A 가 신호 B 보다 낮을 경우는 Low 상태이며, 두 신호의 주파수와 위상차가 zero 로 될때까지 출력은 $\frac{W_0(s) + \Delta W_1(s)}{N}$ 이어서 변화되어 Locked condition 이 일어나게 된다. (3-3)



(그림 2-4) PD 의 입력/출력 파형

(Fig. 2-4) Input-output waveform of PD


PD 의 출력 신호는 저역통과 어파기로 입력되어 DC 신호로 바뀌어 VCO 의 bias 전압으로 인가된다.

VCO 는 인가된 오차 전압만큼 주파수가 변화되어 오차 전압이 증가된다. 여기서 나오는 정확한 주파수는 축수신부의 증폭기로 인가되어 중간 주파수를 만든다.

2-2 루프 제이거

Block diagram 은 그림 2-5 와 같으며, 시퀀스 발생기로부터 발생된 제이신호에 따라 divide-by-N counter 로 보내어 이곳에 입력되는 신호를 분주하게 한다.

Data converter 의 역할은 vco 신호가 요구하는 주파수값보다 소 450 KHZ 정도 높거나도 PLL 에서 처리 가능하도록 하기 위해 인력신호를 분주하여 divide counter 로 입력시킨다.




PLL을 이용한 HF 대 합성기의 주파수 조정에 관한 연구

(그림 2-5) 루프제어기의 블록 구조도

(Fig. 2-5) Loop controller block diagram


2-3 시퀀스 발생기

Block diagram 및 저이동작의 timing diagram 은 각각 그림 2-6 및 그림 2-7 과 같다. 시퀀스 발생기는 1MHz 크리스탈 발진 주파수를 dual decade counter 에서 1/10 및 1/100로 분주하여 각각 위상 비교기의 기준 주파수 및 루프제어기의 제어신호로 공급한다.



(그림 2-6) Sequence generator 의 블록구조도

(Fig. 2-6) Sequence generator block diagram



(그림 2-7) 저이동작의 timing diagram


(Fig. 2-7) Timing diagram of control operation

2-4 기준 주파수 발생기

1MHz 크리스탈 및 NAND gate 를 이용한 발진기로써, 위상 비교기의 기준 주파수를 공급한다. 보조발진기 및 본원회로를 살피었어, 주 발진기 이상시 본원 회로에 의해 자동으로 보조 발진기로 전환되도록 하였다.

3. 유품 및 결과

설계 저작된 PLL 주파수 합성기는 그림 3-1 과 같다. 사용된 부품은 IC 는 고주파 (5 MHz 이상의) 를 처리해야하는 counter 및 JK Flip-Flop 은 TTL 을 사용하고, 그 외에는 CMOS 을 사용하였다. 동작 상태를 특정한 결과는 표 1 및 그림 3-1 이 나타나았다. 여기서 그림 3-2 의 (a) 는 입력신호가 divide-by-N counter 에서 분주되어 증폭된 파형을 나타내었고, (b) 는 phase comparator 의 출력 파형이고, (c) 는 시퀀스 발생기에서 출력되는 제어신호들을 나타낸다.



(그림 3-1) PLL 주파수 합성기


(Fig. 3-1) PLL Frequency Synthesizer

〈표 1〉 전기적 특성

Table 1> Electrical characteristics


전기적 특성		
입출력 명칭	CRS 주파수 합성기 : PLL 주파수 합성기	
주파수 정확도	150 PPM	50 PPM
(10 MHz 기준)		
합성기 고착시간	0.5 sec	0.05 sec

Divide-by-N Counter




(a)

Phase Comparator



(b)

Sequence Generator



(c)

(그림 3-2) 출력 파형

(Fig. 3-2) Output waveform

4. 결론

중대 HF대 송수신기에 사용되었던 CRS 주파수 합성기를 대체할 수 있는 PLL 주파수 합성기를 설계, 저작하였다. 주파수 합성기의 가장 중요한 특성인 주파수 정확도와 합성기 고착시간 (clocking time) 을 특정한 결과 각각 3 네, 10 네 정도 합성되었으며, 혼결요인 (온도, 진동) 에 대한 성능 특성도 양호함을 알 수 있었다. 망후고자로, 전 주파수 대역의 공동으로 사용할 수 있는 최초 및 저 소모 전류용 counter IC 의 설계가 이루어져면 좀 더 발달성이 있는 주파수 합성기가 될 것이다.

참고 문헌

1. Dennis Roddy, "Electronic Communications", P209-212.
1981
2. Roland E. Best, "Phase-locked loops", 217-229, 1984
3. Motorola, "CMOS Data Book"
4. Herbert Taub, "Digital Integrated Electronics",
PS44-550, 1985
5. Venceslav F. Krouse, "Frequency Synthesis: Theory,
Design, and Applications", P159-198, 1973
6. B.H. Hutchinson, "Frequency synthesis : Techniques and
Applications" IEEE. Press, P25-45, 1975
7. Chek M. Chia, "Phase-locked loops : analytical results",
IEEE Press, P9-14.
8. David H. Smithgall, "A phase-locked loop motor control
system", IEEE Trans. Ind. Elect. and control Instrum.
vol. IECI-22, No.4, Nov. 1975, P487-498
9. Narash K. Sinha, "Speed control of a DC Servomotor
using phase-locked loop", IEEE Trans. Ind. Elect. and
Cont. Instrum. Vol. IECI-23, No. 1, Feb. 1976, P22-26