A Study on the Performance Improvrment of DPLL Using a Half Perlod Sampling

반주기 표본화를 이용한 DPLL의 성능개선에 관한 연구

  • 최영준 (광운대학교 전자통신공학과) ;
  • 강철호 (광운대학교 전자통신공학과)
  • Published : 1987.04.01

Abstract

본 논문에서는 입력 신호인 정현파의 위상을 PGZC(positive going zero corssing)에 대해 한주기당 2회씩 추적하도록 하는 디지털 위상도기 회로(DPLL)을 제시한다. 제시된 루루프는 한 주기당 2번의 표본화를 갖도록 함으로써 한 주기당 하나의 표본을 취하는 기존의 DPLLqhek 정상 상태에서의 위상오차 변동범위가 전체적으로 1/2로 감소되었고, 연속 표본들간의 오차와 양자화 준위의 선택에 따라서 루우프의 천이 응답이 좋아짐을 알 수 있었다. 그 해석적 결과를 실제적으로 요구되는 조건류에 대하여 컴퓨터 시뮬레이션을 행함으로써 검증하였다.

Keywords