

관성측정장치의 아날로그 재평형 루프에 따르는

A-D 변환기의 설계에 관한 연구

안영석 김종웅 이의행
대영전자기술연구소

A STUDY ON THE DESIGN OF THE A-D CONVERTER FOR ANALOG REBALANCE LOOP IN INS

YOUNG SEOK AHN JONG UNG KIM EUI HAENG LEE
DAEYOUNG ELECTRONICS IND. CO., LTD.

Abstract

This paper describes the hardware of analog-to-digital converter to process the rate output of analog servo loop for the gyro rebalance of INS.

The analog-to-digital converter is designed by voltage-to-frequency method which is generally used in INS, and this scheme fits well into the strapdown INS that requires the wide dynamic range and linearity.

The output of the designed voltage to frequency converter is tested by computer through the counter and all the factors which affect the performance are considered.

1. 서 론

본 연구에서는 현대 사용되고 있는 관성항법장치 (Inertial Navigation System) 중의 하나인 스트랩다운 관성항법장치(Strapdown INS, SDINS)에서 자이로의 재평형(rebalance)을 위해 사용되고 있는, 아날로그 서어보 루프(servo loop) 출력을 계산하기 위한 ANALOG-TO-DIGITAL CONVERTER의 설계연구에 그 목적을 두고 있다.

SDINS는 관성측정장치(Inertial Measurement Unit)를 직접 동체에 부착하여 동체의 움직임을 감지하고, 이 감지된 값에 해당하는 양 만큼의 값을 제어회로를 통하여 재 평형을 유지함으로써 계속적인 움직임을 감지할 수 있게 되어 있다. 이와 같은 과정을 연속적으로 행함으로써 관성측정장치는 동체좌표계(body frame)를 유지하게 되고, 이때 재평형 장치에서 얻어지는 출력 값을 컴퓨터에 입력시켜 가상적인 관성기준 좌표계 (Inertial Reference Frame)를 유지 시켜 준다.

재평형장치에서 얻어진 아날로그 신호를 컴퓨터에서 받아들여 질 수 있는 디지털 신호로 바꾸어 주는 A-D 변환기에서, 기존의 A-D 변환기로는 SDINS에서 요구하는 다이나믹 레인지(Dynamic Range)를 만족시켜주지 못한다. 그래서 SDINS에서 보편적으로 사용되고 있는 V-F 변환기를 채택하여 다이나믹 레인지 확대시켰으며, 또한 주파수를 이용하므로 잡음에 강하다는 장점을 갖고 있고, 설계제작에 드는 비용 또한 A-D 변환기에 비하여 경제적이다는 데 주안점을 두었다.

본고에서는 실제 SDINS에서 사용할 V-F 변환기의 설계와 관성항법장치의 성능에 영향을 미칠수 있는 요소에 대하여 고찰하여 보았다. 성능에 미치는 영향을 찾기위한 방법으로서 아래와

같은 성능 시험을 통하여 V-F 변환기 자체의 성능을 고찰해 보았으며, V-F 변환기의 성능에 영향을 미치는 인자가 시스템 자체에 미치는 영향을 고려해 보았다.

- 동일 테이블에서의 안정도
- 바이어스 및 선형도 (Linearity)
- 교 락 (Cross - Coupling)
- 반복안정성 (On-to-on repeatability)
- 온도 안정도 (Temperature Stability)

2. 본 론

(1) A-D 변환기로서의 V-F 변환기

A-D 변환기뿐만 아니라 아날로그 기기의 경우 반드시 해도 좋을 만큼 문제시 되는 것이 정밀도이다. 특히 A-D 변환기의 경우,

1) 분해능(Resolution)

2) 선형도

등 많은 고유 인자들이 있으며, 또한

3) 오프셋 오차

4) 온도 변동

5) 전원 변동

등의 아날로그 기기의 특유의 오차와 변동이 있기 때문에 선택 및 평가가 어렵게 된다. 그림 1은 오차의 비율을 알기 쉽게 하기 위하여 도표화한 것이다. 여기서도 명확히 나타나 있듯이 변환정밀도의 대부분은 환경특성이 지배하고 있음을 알 수 있다.

V-F 변환기는 직류 신호를 주파수 신호로 변환하는 것으로, 기본적으로는 A-D 변환기와 동일하나, A-D 변환기와 비교하여 보면,

- 1) 적분(누계) 시간을 길게 함으로서 다이나믹 레인지지를 확대할 수 있다.
- 2) 직렬 신호라서 전송과 분리(isolation)에 적합하다.
- 3) 주파수를 사용하기 때문에 잡음에 강하다.라는 특징을 갖고 있다.

또한 중요한 것으로써 아날로그 신호를 디지털 신호로 변환시 양자화 테이블(Q)에 있다. 그러므로 THRESHOLD 이하에서는 측정할 수 없는 단점이 있다. 즉, 그림 2에서와 같은 경우가 그러한 경우이다.




그림 2. 양자화 테이블에 의한 불감대

그러므로 이러한 단점을 보완할 수 있는 장치로써 V-F 변환기에 단순히 기준 시간마다 계수(counting) 할 수 있는 장치를 붙이므로 A-D 변환기로 사용할 수 있다.




그림 1. 오차의 대부분은 변동분에서 생긴다.

(2) V-F 변환기의 동작 원리

V-F 변환기는 기본적으로 적분회로와 비교기의 결합으로 이루어지므로 1칩 IC화도 이루어지고 있다. 여기서는 기본적인 V-F 변환기의 동작원리를 이해하며, 실제 SDINS에 적용하여 사용할 수 있는 설계방법에 대한 설명을 하고자 한다.

기본적인 동작 원리로써 적은 양의 전류를 시간 t 동안 1 펄스를 만들어 내도록 하고, 이것을 기본 단위량으로 한다면, 1 펄스후에 시간 t 로 나누어 주면 즉,

$$I = Q / T \quad \dots \quad (1.1)$$

로 하여 Q 를 알 수 있다.

그림 3에 기본적인 싱글 슬로프형 V-F 변환기를 보았다.

적분회로의 출력전압 Vq 가 기준전압 Vr 에 이르면 적분 회로의 콘덴서를 리셋하도록 한 것으로 이 리셋 회수가 출력 주파수가 된다.

적분회로의 출력 전압 Vq 는

$$Vq = -\frac{1}{RC} \int Vi dt \quad \dots \quad (1.2)$$

가 되어 $Vq = Vr$ 일때 콘덴서를 리셋하므로 이 회로의 출력 주파수 f_0 는 이상적으로는

$$f_0 = \frac{1}{T_0} = \frac{Vi}{Vr * R} \quad \dots \quad (1.3)$$

가 된다.




그림 3. 싱글 슬로프형 V-F 변환기

그러나 원리적으로는 적분 콘덴서를 리세트하는데에 시간을 필요로 하므로 그만큼의 오차가 된다. 그래서 그림 4에 나타낸 것과 같이 적분 회로의 출력전압 Vq 가 기준 전압 Vr 에 이르면 적분 회로의 콘덴서를 리세트하는 대신에 역극성의 입력 신호를 적분 회로에 유도시켜 음.양의 증방전을 교차로 반복시킨 것이다.

이와 같은 방법은 원리적인 콘덴서의 리세트의 오차를 방지할 수 있다.

회로 구성으로는 반전 증폭기와 음.양의 기준 전압이 필요하게 되므로 싱글.슬로프 보다 약간 복잡해진다.

그러나, 높은 정밀도를 얻는 데에는 가장 적합한 방법이다.

(3) 회로 구성

회로의 구성은 SDINS에서 높은 정밀도를 요구되어지므로 듀얼.슬로프형 V-F 변환기로 구성하였으며, 적분 회로단에 보완 회로로써 초퍼 앤프를 사용해 오프셋을 안정화 시켰다.

회로의 전체 구성은 그림 5와 같으며, 회로는 다음과 같이 크게 3부분으로 구성되어질 수 있다.

- CURRENT DIVIDER를 포함한 INTEGRATOR 단
- LEVEL & POLARITY COMPARATOR를 포함한 SWITCH DRIVER 단
- INTEGRATOR를 리세트 시키기 위한 CURRENT SOURCE & SINK 단




그림 4. 듀얼.슬로프형 V-F 변환기




그림 5. V-F 변환기 블록 다이어그램

그러면 이제 실제 SDINS에서 사용하기 위해 설계
제작된 V-F 변환기의 구성방법과 동작원리에 대하여
설명하겠다.

1) 적분기 (INTEGRATOR)

적분기의 구성은 그림 6과 같으며, 일단
에는 전압을 전류로 바꾸기 위한 저항을 달았으며,
적분기의 오프셋 보정을 위한 초퍼 안정화 앤프
(chopper stabilized OP-Amp)를 적분기의
오프셋 보정 앤프(offset correcting Amp)
로 사용하므로써 변환기의 다이나믹 레인지지를 3배
에서 6배까지 늘릴수 있는 방법을 채택하였다.

이와같이 V-F 변환기의 다이나믹 레인지에 중점을
두는 이유는 앞에서도 서술한 바와 같이 SDINS
에서는 다른 종류의 INS 보다 넓은 범위의 다이나믹
레인지지를 필요로 하기 때문이다.

참고로 현재 설계한 V-F 변환기의 다이나믹 레인지
는 사이로 토오커(torquer)의 비례 인자가 0.57
(DEG/SEC/mA)이고, 사용하는 클럭 주파수를
76.8 KHz로 사용했을때 다이나믹 레인지는 20
(DEG/SEC) - 1.875 (DEG/HRS)의 범위를
측정할 수 있는 성능을 갖는다.

2) LEVEL & POLARITY COMPARATOR

포함한 스위치 드라이버 단

현재 설계된 V-F 변환기는 1 채널에서 +/-
레벨을 모두 입력 받으므로, 적분기의 콘덴서에
축적되어 있는 전하를 리세트시키기 위한 전류의
공급과 흡수의 스위칭 동작이 필요하게 된다.




그림 6. 적분회로

3) CURRENT SOURCE AND SINK

적분기의 전하를 리세트시키기 위한 전류원
으로써 일정한 전류를 적분기의 콘덴서에 공급 또는
흡수의 동작이 필요로 한다. 이것 역시 V-F
변환기의 성능에 영향을 주는 큰 요소가 될 수
있으므로 높은 정밀도를 갖는 회로로 구성할
필요가 있다.

4) V-F 변환기의 성능 시험

1) 시험의 의의 및 방법

A-F (V-F 변환기를 이용한 A-D 변환기를
A-F 변환기라 함) 변환기의 기능이 사이로의
토오크 전류를 주파수로 변환하는 것이므로, A-F
변환기의 성능 결정인자 (오차 정도)들이 감지기의
성능 결정인자들 보다 작아야 한다.

그러므로 A-F 변환기의 시험을 통하여 A-F 변환기의 오차가 감지기의 오차보다 작은지 여부를 확인하고, 시스템 구성후 A-F 변환기 오차를 보상하기 위한 인자들의 수치를 얻는다.




그림 7. 2 채널 A-F 변환기의 구성

그림 7에 도시된 바와 같이, 2개의 입출력 채널을 구성하여 교락(cross-coupling) 효과를 얻을 수 있도록 하며, 감지기의 다이나믹 레인지지를 고려하여 입력범위를 $+/- 1\text{mA} - +/- 30\text{mA}$ 로 하였다. 그리고 반복 안정성 및 온도 안정성을 측정하기 위해 스위치의 ON-OFF 및 온도 변화를 시켜가면서 출력 값을 측정하였다.

2) 입. 출력 모델 (model)

$$Y_1 = b_0(T, i) + b_1(T, i) * X_1 + b_2(T, i) * X_2 + b_3(T, i) * X_1^2 + b_4(T, i) * X_1 * X_2 + e$$

여기서,

X_1, X_2 : 채널 1, 2의 입력,

Y_1 : 채널 1의 출력,

T : 시험 온도,

i : ON-OFF 시험순서,

e : 오 차

b_0 : 바이어스(bias)

b_1 : 비례 인자(scale factor)

b_2, b_4 : 교락 인자

b_3 : 비선형 인자(non-linearity)

3) 측정값 및 결과분석

위의 표 1은 온도를 일정하게 유지시켰을 경우이다. 표 1에서 실험 1의 결과를 토대로 분석해 볼 때, 선형비례인자 b_1 이 대략적으로 $1.206\text{Hz}/\text{mA}$ 정도가 된다.

표 1 * 온도를 일정하게 유지시켰을 경우 (25°C)

	1	2	3	평균	표준 편차
b_0	-7.431551 E-001	3.876930 E-003	-3.813208 E-002	-2.591368 E-001	3.426821 E-001
b_1	1.206862 E-000	1.206663 E-000	1.206486 E-000	1.206670 E-000	3.178914 E-000
b_2	-7.936898 E-006	2.569359 E-006	5.396915 E-007	-1.609283 E-006	4.550379 E-006
b_3	5.559605 E-008	8.998129 E-008	1.220474 E-007	8.920825 E-008	2.713414 E-008
b_4	-7.235555 E-006	-9.595398 E-006	8.345812 E-006	-2.828380 E-006	7.959864 E-006
RES.	1.854770 E-000	2.099106 E-000	2.500386 E-000	2.151416 E-000	2.661526 E-001

여기서,

$$\text{RES.} = \sqrt{\sum_{j=1}^N (Y_{ij} - \hat{Y}_{ij})^2 / N}$$

N : 표본 개수 RES. : Residual

표 2 * 온도를 변화시켰을 경우 (단위: °C, Hz)

	1	2	3	4	5	6	7
온도	40	41	42	43	44	45	46
출력	1209.7	1208.8	1208.3	1207.4	1206.6	1206.1	1205.8

	8	9	10	11	12	13	14
온도	47	48	49	50	51	52	53
출력	1205.0	1204.2	1203.6	1202.7	1201.8	1200.4	1199.6

$$X_1 = 1 \times 10^5 \mu A, X_2 = 1 \mu A \quad b_0 = -0.7397$$

이 결과는 최소 단위의 전류 $1\mu A$ 가 A-F 변환기에 입력되었을 경우, 1.206Hz 의 주파수가 발생 된다는 것을 의미한다.

그러므로 전류의 관점에서 바이어스는 $b_0/b_1 = -0.6157 (\mu A)$ 가 된다.

또한 비선형 계수는

$$b_3/b_1 = 4.606 \times 10^{-6} (1/\mu A)$$

가 되므로 10mA 가 흘렀을 경우라도 $4.606 (1/\mu A)$ 정도 밖에 않된다. 교락 역시 비선형과 유사하게

$$b_4/b_1 = -5.995 \times 10^{-6} (1/\mu A)$$

가 된다. 그러므로 우리는 여기서 바이어스, 비선형 계수 및 교락이 시스템에 미치는 영향은 무시하여도 좋을 만큼의 값을 측정하였다.

그러나 주로 비대칭(Non symmetry) 효과라 할 수 있는 잔차(Residual)가 1.85Hz 정도이므로 구간을 $+/-$ -로 나누어 비례인자를 구해야 된다는 것을 알 수 있었다. 실험 2, 실험 3에 대한 해석 역시 위와 같은 방법으로 분석해 볼 때, 현재 설계 제작된 A-F 변환기의 성능은 SDINS에서 사용하기에 충분한 결과를 얻었다고 할 수 있다. 다음은 온도의 변화를 주었을 때의 결과에 대한 분석을 해 보았다.

표 2에서 선형비례인자가 $-0.739(\text{Hz}/\text{°C})$ 이므로 온도를 1°C 씩 증가시킬 때 -0.739Hz 씩 변화한다는 것을 알 수 있었다.

이것을 볼 때 앞에서도 언급한 바와 같이 주의 환경 즉, 온도의 영향에 큰 영향을 받는다는 사실을 알았다. 온도의 변화에 따른 A-F 변환기의 변화 요인으로써는 변환기를 구성한 소자의 온도에 대한 변화가 있을 수 있고, 가장 큰 요인이라 생각되어 질 수 있는 것으로 적분기의 콘덴서를 리세트 시키기 위한 전류 공급원이 온도변화에 대하여 크게 변화한다는 사실이다. 그러므로 A-F 변환기의 구성시 변환기 자체를 일정한 온도로 유지시켜줄 보호회로가 필요하다.

3. 결 론

위와 같은 실험결과로 미루어 볼 때, A-F 변환기 구성상의 문제점은 발견되지 않았다고 본다. 회로의 정밀도나 다이나믹 레인지도 SDINS에서 요구하는 범위에 충분하다. 다만 문제시 대두된 사항으로써 온도에 대한 보상을 0.1°C 까지 정밀하게 해 주어야 한다는 결론을 얻었다.

참 고 문 헌

1. Jacob Millman, "MICROELECTRONICS", INTERNATIONAL STUDENT EDITION, PP. 609~615, 1982
2. HARRIS, "ANALOG APPLICATION NOTE", HARRIS, PP. 524~560, 1986
3. 박 성현, "회귀분석", 대영사, PP. 171~199, 1983