

레졸바를 이용한 위치검출 방법에 관한 연구

강 대희
대우중공업 기술 연구소

A study on the resolver - to - digital conversion using the DPLL
technique

Kang, Daehee
Daewoo Heavy Inc. Technical center

Abstract

A new concept in resolver-to-digital conversion is described, which is based on the digital phase locked loop(DPLL). This converter receives phase modulation and converts it into digital form using time ratio techniques.

In this paper, the theories on DPLL and resolver and the design of the converter are covered.

I. 서론

최근 mechatronics 분야는 전자산업의 발전으로 인하여, AI 기능, network 기능, dextrous arm의 개발 등, 고 성능화가 급격히 추진되고 있다. 그러나 이러한 고성능화의 기본요소로써 정밀도가 높고, 고속 동작이 가능하며, 높은 토오크가 발생될 수 있는 서보 시스템이 우선적으로 구축되어야 한다. 서보 시스템의 정밀도는 부하의 변동에 대처하는 robustness의 정도 및 구동회로 자체의 정확도 등에 의해 영향을 받지만, 대부분 feedback의 정밀성이 주된 원인이 된다. 그러면, 이러한 feedback unit, 특히, 위치 feedback unit의 종류를 조사하여, 그 각각에 대한 장단점을 서술해 보자.

첫번째, Potentiometer는 기본 저항으로서 shaft 각도가 변함에 따라, 저항치의 변동이 발생하게 된다. 그러므로 저항치를 검출함으로써 shaft의 각도를 추출할 수 있다. 그러나 potentiometer는 정밀도 측면에서 매우 뛰어들어 지고, 마찰에 의한 마모 등으로 인하여 서보 시스템에서는 사용되는 빈도가 적다.

두 번째, Brush encoder는 일명 absolute optical encoder라고 칭하기도 하며, gray code로 구성되는 것이 대부분의 경우이다. 위치 검출 회로가 다소

복잡하고, 고가 제품이며, potentiometer에 비하여 정밀하지만, NC 등과 같은 고정밀 제어기에는 미흡하다. 세 번째, Incremental optical encoder는 통상적으로 optical encoder라고 칭한다. optical encoder는 가장 널리 사용되는 위치 feedback unit로써, 검출 회로가 간단하고, 정밀도 역시 훌륭한 unit이다.

네 번째, Synchro는 정밀도는 optical encoder보다 훨씬 하지만, 검출 회로가 매우 복잡하고, 고가 제품으로써 feedback unit로써 거의 사용하지 않고 있으나, 최근에는 AC 서보 모터의 commutation sensor로 많이 사용되고 있다.

다섯 번째, Resolver는 위치검출 회로가 다소 복잡한 것이 단점이지만 optical encoder보다 높은 정밀도를 갖고 있다. 그리고 optical encoder 다음으로 많이 사용하고 있는 feedback unit이다. 통상적으로 optical encoder의 정밀도는 $\pm 10.8 \text{ arc minutes}$ 인 것에 반하여, resolver는 $2-8 \text{ arc minutes}$ 의 정밀도를 갖는다.

여섯 번째, Magnetic absolute encoder는 회전자에 특수한 자석 ring이 장착되어 있고, hall effect를 갖는 solid-state magnetic 스위치로써 위치를 검출하는 feedback 장치이다. 이 encoder의 위치 정밀도는 $\pm 2 - \pm 5^\circ$ 로써 정밀도는 떨어지지만 battery back-up을 가능하게 할 정도로 소모 전류가 매우 적는 것이 그 장점이다. 현재 외국의 경우에는 위치 feedback unit로써 optical encoder 혹은 resolver가 많이 사용되고 있으나, 국내에서는 resolver를 사용하여 위치검출하는 방법 및 REC(Resolver to Digital converter) 개발에 관한 연구가 거의 전무한 상태이다. 본 논문에서는 resolver를 이용하여 위치 검출하는 방법에 관한 것으로써 DPLL을 사용하였다. 본 논문의 구성은


서론에 이어, II장에서 레줄 버에 관한 고찰이 행해져 지며, III장에서 DPLL의 원리 및 구성 방법에 대하여 논의되고, IV장에서 위치 검출기 구성에 대한 서술이 되고, 마지막으로 V장에서 결론을 내렸다.

II. 레줄 버의 동작원리 및 특성

레줄 버는 일종의 회전 변압기로써 여자 신호를 회전자의 위치로 번조하는데, 그 번조 방식에 따라, 다음과 같이 두 가지 형태로 나눌 수 있다.

1. 진폭 번조형

진폭 번조형 레줄 버는 고정자 1상과 전기적으로 90 위상차를 갖는 회전자 2상으로 구성되거나, 혹은 전기적으로 90 위상차를 갖는 고정자 2상과 회전자 1상으로 이루어 진다.




(그림1) 진폭 번조형 Resolver

$$E_{S1-3} = E \sin \omega t \quad (\text{여자신호}) \quad (1)$$

$$E_{R1-3} = K_s E_{S1-3} \cos \theta \\ = K_s E \sin \omega t \cdot \cos \theta \quad (2)$$

$$E_{R2-4} = K_s E_{S1-3} \cdot \sin \theta \\ = K_s E \sin \omega t \cdot \sin \theta \quad (3)$$

2. 위상 번조형



(그림2) 위상 번조형 Resolver

$$E_{S1-3} = E \sin \omega t \quad (4)$$

$$E_{S2-4} = E \cos \omega t \quad (5)$$


$$E_{R1-3} = K_s E_{S1-3} \cos \theta + K_s E_{S2-4} \cdot \sin \theta \\ = K_s E \sin (\omega t + \theta) \quad (6)$$

3. 레줄 버의 분석

레줄 버의 동작원리로 부터 다음과 같은 식을 유도할 수 있다.

$$f_c \cong \frac{R_s}{2\pi L_m} \quad (7)$$

$$f_p \cong \frac{1}{2\pi / C_s L_s} \quad (8)$$



(그림3) 레줄 버의 동작원리

R_s : 고정자의 권선 직류 저항
L_s : 고정자의 권선 leakage inductance
R_r : 회전자의 권선 직류 저항
L_r : 회전자의 권선 leakage inductance
L_m : Mutual inductance
R_c : 과전류 손실, 히스 테리시스 손실 등,
 철심 내부에 있는 주자속 energy 손실
 을 나타내는 저항
 고정자 내의 분포 저항
 부하 저항을 R이라 하면 전압합수와 R의 변화에 따른 출력 전압의 하강비는 다음과 같다.

$$\frac{E_o}{E_{in}} = \frac{R}{R_s + R_r + R + (L_s + L_r)s}$$

$$\Delta \frac{E_o}{E_{in}} = \frac{\sqrt{(R_s + R_r)^2 + \omega^2(L_s + L_r)^2}}{R} \quad (9)$$

4. 레줄 버에서의 오차

1) 주고 오차

고정자와 회전자의 기계적 비 대칭성과 부유자속의 영향으로 인하여 오차가 발생된다.

$$E_{R13} = K_1 E_{S42} \cos \theta - K_2 E_{S31} \sin (\theta + \theta') \quad (10)$$

$$E_{R24} = K_3 E_{S42} \sin (\theta + \Delta \theta) + K_4 E_{S31} \cos (\theta + \Delta \theta + \theta') \quad (11)$$

위식에서 K는 고정자의 비 대칭에 의해서 발생되고, 회전자의 비 대칭에 의해서 가 발생된다.

2) 잔류 전압

고정자와 회전자에서 과전류가 발생되거나, 철손 혹은 철심의 자기적 비 대칭에 의해 발생되며 그 잔류 전압의 크기는 입력 전압에 대해 약 1% 정도가 된다.

3) 권선 저항 및 자기특성 그리고 기계적인 오차에 의해서 번압비가 균등하지 않다. 식 (6)에서 K=K- α 라 하면 번압비의 불균등에 의한 오차는 다음과 같다.


$$\frac{K_1}{K_1 + \alpha} \tan (\theta + \epsilon) = \tan \phi$$

$$\epsilon = \tan^{-1} \frac{\alpha \tan \phi}{K_1 + (K_1 + \alpha) \tan^2 \phi} \quad (12)$$

4) 철심 재료의 비 선형 성질 및 포화 상태에서 동작되는 경우 출력 전압이 왜곡 상태가 발생

생하여 오차의 원인이 된다.

III. DPLL의 원리 및 구성



(그림4) PLL의 Block 도

VCO의 전달 함수를 구해보면 다음과 같다.


$$\omega(t) = \omega_0 + K_o u_f(t)$$

$$\therefore \omega t = \omega_0 t + K_o \int_0^t u_f(t) dt$$

$$\therefore \theta_i(s) = \frac{K_o}{s}$$

PLL의 전달 함수 $H(s)$ 는 일반적인 feedback 시스템과 동일하다.


$$H(s) = \frac{\theta_o(s)}{\theta_i(s)} = \frac{K_o K_d F(s)}{s + K_o K_d F(s)} \quad (13)$$



(그림5) 저역 통과 filter

(그림5)의 LPF를 사용할 때 PLL의 전달 함수를 구하여 분석해 본다.

$$H(s) = \frac{K_o K_d (s\tau_2 + 1)/(s(\tau_1 + \tau_2))}{s^2 + s(\frac{1 + K_o K_d \tau_2}{\tau_1 + \tau_2}) + \frac{K_o K_d}{\tau_1 + \tau_2}} = (14)$$



(그림6) 위상 검출기

$\tau_1 \gg \tau_2$ 를 가정한다.

$$\omega_n = \left(\frac{K_o K_d}{\tau_1} \right)^{\frac{1}{2}}$$

$$\zeta = \frac{\tau_2}{2} \left(\frac{K_o K_d}{\tau_1} \right)^{\frac{1}{2}}$$

$$\text{Lock range } \Delta \omega_L = \sqrt{\frac{K_o K_d}{\tau_1}}$$

$$\text{Pull-in range } \Delta \omega_P \geq \frac{8}{\pi} \sqrt{\zeta \omega_n K_o K_d - \omega_n^2}$$

$$\text{Hold range } \Delta \omega_H = K_o K_d F(0)$$

$$\text{Pull-out range } \Delta \omega_{P_o} = 1.8 \omega_n (\zeta + 1)$$

$$\Delta \omega_L < \Delta \omega_{P_o} < \Delta \omega_P < \Delta \omega_H$$

Linear PLL의 경우 PD (phase detector) 부분을 analog multiplier를 사용하지만, digital PLL의

경우에는 exclusive OR 게이트나, 혹은 edge triggered JK F/F, phase detector 등하고 있는 F/F 두 개를 사용하여 구성된 회로(PFD) 등이 있다. 이 세 가지에 대한 비교를 하면 PFD가 Pull out range 등 각 range가 짜일 공범위한 것을 알 수 있다. PFD를 적용하고 (그림6)의 LPF를 사용하였을 때 Pull out range $\Delta \omega_{P_o}$ 는 다음과 같다.

$$\Delta \omega_{P_o} = 2\pi \omega_n \exp\left(\frac{\zeta}{\sqrt{1-\zeta^2}} \tan^{-1} \frac{\sqrt{1-\zeta^2}}{\zeta}\right)$$

IV. 위치 검출기의 구성

1. PD (phase detector)의 구성

(그림6)은 위상 검출기로써 u 의 위상이 u 보다 lead된 상태에서는 up 부분에서 그에 해당하는 폭을 갖는 펄스가 발생되고, 반면에 Down 부분에서 '0' 레벨의 신호가 발생된다. 또한 u 의 위상이 u 보다 지연된 상태에서는 Down 부분에서 펄스가 발생한다.

2. 어파기 구성

저역 통과 어파기의 전달함수 $F(s)$ 는 다음과 같다.

$$F(s) = \frac{1}{1 + sT_1}$$


$$F(z) = \frac{1}{1 - z^{-1} e^{-T/T_1}}$$

실제 구성을 e^{-T/T_1} 은 상수 이므로 b 라 정의한다.

$$F(z) = \frac{u_f(z)}{u_d(z)} = \frac{1}{1 - bz^{-1}}$$

$\therefore u_f(nT) = u_d(nT) + b u_f[(n-1)T]$
따라서 counter 와 prescaler 를 사용하여 VCO 와 함께 구현할 수 있다.

또한 페롤 버의 출력 신호는 잡음이 많이 섞여 있으므로, (그림7)과 같은 간단한 digital 악파기를 통하여도록 한다.




(그림7) Digital 악파기, DF)

(그림8)에 위치 검출기가 구성되어 있으며,
u-processor 와의 연결을 위하여 출력 단자에
tri-state 버퍼를 장착한다.

v. 결론

현재 DPLL 은 칩하나로 구성되어 시판되고 있어
서 본 논문에서 주장하는 바와 같이 DPLL 을 제작
할 필요가 없다. 따라서 RDC 를 좀 더 쉽고, 간단
하게 구성할 수 있다. 대부분 시판되고 있는 RDC
제품들은 ADC 와 같은 개념으로 구성되어 있다.
그들의 정밀도는 12bit 인 경우 $\pm 0.5 \text{arc minutes}$
정도이고 step 응답속도가 50ms 로써 위치 feedback
ck 으로 손색이 없다. 그러나 R/C 나 NC 의 경우
기준점에 대한 위치 counter 는 20bit-30bit 이기



(그림8) 전체 구성도

때문에 사용시에 어려움이 있거나 보조 회로가 필요하게 된다. 본 논문에서 구상된 시스템은 Pull-in Time, $T_p = \frac{N_d + r_d}{K_o K_d'}$ 로써 $K_o K_d'$ 의 값이 매우 크기 때문에 step 응답 속도가 매우 카른 장점을 갖고 있다.

참고 문헌

- (1) "Synchro conversion handbook", ILC Data device Corporation, 1974.
- (2) Jaroslaw Tomasek, "Integrated resolver based position and velocity feedback module", 14th Annual Sym. incremental motion control systems and devices, June, 1985, pp 121-126
- (3) 조 병립, "마이크로 프로세서를 이용한 브리쉬 없는 주류 전동 기의 스텝 및 연속 동작 제어," KAIST, 1987
- (4) "レゾルバとその応用", Tanagawa, 1975
- (5) Roland E. Best, "Phase-Locked Loops", McGRAW-HILL, 1984
- (6) "위치 검출 회로의 오차 보정 방법", FANUC 특허공보 제 1051호, 1985.3. 167-176.