

## Ti-실리사이드 형성에 관한 연구

○ 김학균, 주승기

서울 대학교 공과대학 금속공학과

## A Study on the Ti-Silicide Formation

Hark-Gyun Kim, Seung-Ki Joo

Department of Metallurgical Engineering, College of Engineering, Seoul National University

## Abstract

Formation of the titanium silicides was performed by the furnace annealing. Ti-silicide was formed by reacting Ti films with singlecrystalline silicon in vacuum or nitrogen ambient in the temperature range 500-900 °C. The Ti-Si interaction in such films was investigated by using X-ray diffraction, and sheet resistance measurements. It was found that the dominant crystal phase of silicide formed during annealing at 600-700 °C was TiSi, and TiSi<sub>2</sub> was only formed at the temperatures above 750 °C. The TiSi<sub>2</sub> phase is associated with a very low sheet resistance (< 2 Ω/□).

## 1. 서론

금속-산화막-반도체 (MOS) 소자의 제조공정의 세련화와 회로 설계 기술의 급속한 발달로 인해 MOS 소자의 크기가 기하급수적으로 작아지게 되었으며 따라서 최근에는 고밀도, 고능률의 기억 및 논리용 집적회로가 가능하게 되었다. 이러한 대단위 집적 (VLSI; Very Large Scale Integration)에서는 소자의 크기가 마이크로미터(μm) 단위로 작아지게 되었으며 이에 따라 저항에 의한 열손실 및 반응속도의 감소등이 큰 문제로 등장하게 되었다. 이에 대처하기 위해 보다 낮은 저항값을 갖는 새로운 게이트재료, 상호 연결선(interconnection line)과 음성 접촉 (ohmic contact)에 대한 연구가 중요하게 되었으며 이에 따라 기존의 다결정 실리콘 (poly-silicon) 대신 게이트나 상호 연결선 재료로서 Al, W, Mo 등의 새로운 재료가 등장하였으나, Al의 경우는 음침이 낮기 때문에 500°C 이하 온도에서만 공정이 가능하다는 단점이 있으며, W와 Mo의 경우는 산화속도가 매우크고 증착시 게이트산화막이 불순물로 오염될 가능성이 있으며 패턴 형성시 건식식각의 계현성 문제로 인하여 공정에 직접 적용시키기에는 아직도 많은 문제점을 지니고 있다. 이에 대해 금속과 실리콘의 합금인 실리사이드 (Silicide)재료는 기존의 다결정 실리콘 재료에 비하여 한 지수

가 낮은 저항값 (< 2 Ω/□)을 가지므로 열손실을 감소시키고 소자 회로의 RC 지연 시간을 감소시켜 주며 고온에서 안정성을 유지하면서 전기적 이동 (electromigration)에 대해 높은 저항을 갖기 때문에 많은 연구가 집중되어 왔다.<sup>(1)</sup> 특히 Ti은 Pt, Co, Mo, Pd, Nb등과 함께 게이트 영역 뿐만 아니라 소오스와 드레인에도 한편의 공정으로 실리사이드를 형성할 수 있는 소위 SALICIDE (self-aligned silicide)공정이 가능한 금속으로 최근 실리사이드를 연구하는 많은 과학자들에게 큰 관심을 끌고있다.<sup>(2)</sup> SALICIDE 공정은 접촉(contact)의 크기를 큰 폭으로 줄일 뿐 아니라 얇은 접합(shallow junction)의 형성을 가능하게 할 수 있기 때문에 집적의 단위를 크게 증가시킬 수 있는데 이들 중에서도 특히 TiSi<sub>2</sub>는 저항이 낮고 비교적 쉽게 형성되는 것으로 알려져 있다.<sup>(3-5)</sup> 본 실험에서는 Ti-실리사이드의 형성 및 형성조건에 따른 전기적인 특성을 관찰하고 이로부터 Ti-실리사이드를 만드는 데 필요한 최적 조건을 구하고 이것이 Ti-SALICIDE 공정에 어떻게 적용 가능한지를 살펴 보는데 그 목적이 있다.

## 2. 실험 방법

본 실험에서 사용한 웨이퍼는 3인치 P형이며, 비저항이 4~6 Ω-cm 결정 방향이 (100)방향인 것을 사용하였다. Ti 금속을 증착하기 전에 웨이퍼 표면의 산화막을 제거하기 위해 웨이퍼를 10:1 (H<sub>2</sub>O:HF)에 3분간 담근 후 이온교환수(DI water)로 세척하였다. Ti 박막은 저항 가열식 진공 증착기(그림 1)를 사용하여 800Å ~ 1500Å 두께로 웨이퍼 표면에 증착하여 형성시켰으며 99.98% 순도의 Ti 금속을 사용하였다. 확산 챔블름 이용 10<sup>-6</sup> torr 정도의 진공을 만든후 Ti 금속을 증발 시키기 전에 웨이퍼를 약 10 분간 200°C에서 예열하여 웨이퍼 표면의 수분을 제거 하였으며 이후 텅스텐 보오트에서 열을 가하여 Ti 금속을 웨이퍼 표면에 증착시켰다. 증착 동안 웨이퍼의 온도는 200°C로 유지시켰으며 증착후 Ti 박막의 두께를 α-step으로 측정하였다. 증착후 상온에서의 산화 가능성을 최소화 하기위해 바로 미리 준비된 관상로에 옮겨 열처

리하였다. 열처리하는 두가지 분위기에서 행해졌는데 그 하나는  $\sim 2 \times 10^{-5}$  torr 정도의 진공분위기이고 다른 하나는 질소 분위기였다. 질소분위기에서 열처리하는 경우에는  $\sim 2 \times 10^{-5}$  torr의 초기진공을 만든후 그림 2와 같은 장치를 이용하여 질소가스를 붙여 넣었다. 열처리 온도 범위는 500 ~ 900°C였으며 열처리 시간은 5 ~ 60분간 변화를 주어 시간에 따른 변화를 조사하였다. 진공 증착에 의해 Ti 박막을 실리콘 웨이퍼 위에 입힌다음 이 시편을 석영관에 넣은 후 열처리 분위기를 만들었으며 그후 관상로의 가열부에 석영관을 밀어넣어 열처리를 실시하였다. 열처리 동안 최초의 분위기를 계속 유지하였으며 이 실험에서 사용한 열처리 장치는 그림 2와 같다. 열처리 후 시편은 관상로에서 분리된 석영관 내부에서 열처리 때와 같은 분위기에서 냉각시켰으며 이 시편을 75°C NH<sub>4</sub>OH:H<sub>2</sub>O:H<sub>2</sub>O(1:1:5) 용액에 30 분간 담가 반응하지 않은 Ti을 에칭하였다.

면저항 (Sheet Resistance)은 4-탐침법(4-point probe)을 사용하여 측정하였으며 X-선 회절선 회절 강도를 측정하여 각 시편의 실리사이드 과정을 정성 분석하였다.

3. 실험 결과 및 고찰

(1) 열처리 온도의 영향

Ti 박막의 두께가 800Å, 1000Å, 1500Å 인 각각의 시편의 열처리 온도에 따른 면저항을 측정한 결과는 그림 3과 같다. Ti-실리사이드의 면저항은 Ti 박막의 두께가 800Å 에서 1500Å 으로 증가함에 따라 감소하는 추세를 보였으며 이 경우 모두 750°C 이상의 온도에서 30 분간 열처리를 하면 면저항이 2 Ω/□ 이하로 감소하는 것을 볼수있다. 그림 4 는 열처리 온도가 면저항과 Ti-실리사이드 각 상의 X-선 회절 강도에 미치는 영향을 나타낸 그림이다. 600°C 이하의 실리사이드 형성 이전 온도에서는 높은 면저항값을 갖는 반면에 열처리 온도가 높아짐에 따라 TiSi, TiSi<sub>2</sub> 상이 차례대로 형성이 되면서 면저항 값이  $\sim 2 \Omega/\square$  로 감소하는 것을 볼 수 있다. 특히 750°C 이상에서 열처리 했을 경우 2 Ω/□ 이하의 면저항을 갖는 것은 실리사이드가 완전히 TiSi<sub>2</sub>로 되었을 때와 일치한다는 것을 알았다.

(2) 열처리 시간의 영향

Ti-실리사이드를 만드는데 있어서 열처리 시간에 따른 실리사이드 면저항의 변화를 그림 5에 나타내었다. 열처리 시간이 길어짐에 따라 면저항이 감소하였으며 750°C, 300°C의 경우 모두 10 분 이상 열처리하면 면저항이 2 Ω/□ 이하로 감소하였으며 더 오랜동안 열처리를 했을 경우에도 면저항이 거의 변하지 않고 2 Ω/□ 를 유지하는 것으로 보아 더 이상의 열처리는 면저항에 별다른 영향을 주지 않고 있음을 알 수 있다.

(3) Ti-실리사이드의 결정 방향

ASTM Card에 의하면 TiSi<sub>2</sub>의 X-선 회절 강도(I/I<sub>0</sub>)가 (311)인

경우 100이고 (004)의 경우 70이나, 실험 결과에 의하면 750°C 이상의 온도에서 진공 열처리 하였을 경우 형성되는 TiSi<sub>2</sub>는 (311)보다 (004)가 더 우세하였다. 이것은 실리콘 웨이퍼의 결정 방향 (100)이 Ti-실리사이드의 형성에 영향을 주기 때문인 것으로 생각된다. 즉 실리콘 웨이퍼와 실리사이드 간의 격자상수 차이로 인한 격자구조 불일치(mismatch)가 심할 수록 실리사이드내에 유도되는 응력(stress)이 커지게 되므로 이러한 응력을 줄이려는 방향으로 실리사이드가 성장하리라고 생각된다.<sup>(6-8)</sup>

그림 6은 (100)방향의 실리콘 웨이퍼, TiSi<sub>2</sub>의 (004)방향과 (311) 방향의 단위격자구조를 나타낸 것이다. 실리콘(100)격자위에 무영된 TiSi<sub>2</sub>의 단위 격자 면적으로 격자 구조 불일치도 (effective lattice mismatch =  $\frac{Asi - ATiSi_2}{ATiSi_2}$  X 100)를 정의하고 계산하면 (004)TiSi<sub>2</sub> (10.8%)가 (311)TiSi<sub>2</sub> (37.1%)보다 (100)방향의 실리콘 웨이퍼와의 격자 불일치가 훨씬 작음을 알 수 있다. 따라서 750°C 이상에서 Ti-실리사이드가 형성될 때 (004) TiSi<sub>2</sub>가 (311) TiSi<sub>2</sub>보다 우세하게 나타난다고 보여진다.

4. 결론

- (1) Ti 박막의 두께가 800Å, 1000Å, 1500Å인 각각의 시편을 30 분 동안 열처리하였을 때 면저항 값은 Ti 박막 두께가 두꺼울수록 감소하였으며 750°C 이상의 온도에서 모두 2 Ω/□ 이하의 값을 나타내었다.
- (2) 750°C 이상 온도에서 10 분 이상 열처리한 경우 열처리 분위기에 관계없이 면저항이 2 Ω/□ 이하로 감소하였으며 더 오랜 동안의 열처리는 면저항에 별다른 영향을 주지 않음을 알았다.
- (3) 600°C이하의 실리사이드 형성 이전 온도에서는 15-20 Ω/□의 면저항을 갖는 반면에 600-700°C에서는 TiSi와 TiSi<sub>2</sub>의 혼합상에 의해 면저항이 20 Ω/□부터 5 Ω/□로 점차로 감소하였으며 750°C 이상에서는 TiSi<sub>2</sub> 상에 의해 면저항이 급격히 감소하여 2 Ω/□ 이하로 유지되었다.
- (4) 진공열처리의 경우 (100) 방향의 웨이퍼상에 형성된 TiSi<sub>2</sub>의 결정 방향은 (004)가 (311)보다 우세하였다.

5. 참고 문헌

- (1) S.P.Murarka, Silicides for VLSI Applications, p.2, Academic Press, New York, 1983.
- (2) E. Alperin, T.C. Holloway, R.A. Haken, C.D. Gosmeyer, R.V. Karnaugh, and W.D. Parmantie, Development of the Self-Aligned Titanium Silicide Process for VLSI Applications, IEEE Trans. on Elec. Dev., ED-32, No. 2, 141 (1985).
- (3) S.P.Murarka, D.B. Fraser, A.K. Sinha, and H. J. Levinstein, Refractory Silicides of Titanium and Tantalum for Low-Resistivity Gates and Interconnects, IEEE Trans. on

Elec. Dev., ED-27, No. 3, 1409 (1980).

- (4) S.P. Murarka and D.B. Fraser, Thin film interaction between titanium and polycrystalline silicon, J. Appl. Phys., 51, 342 (1980).
- (5) L. S. Hung, J. Gyulai, J. W. Mayer, S. S. Iau and M. A. Nicolet, Kinetics of  $TiSi_2$  formation by thin Ti films on Si. J. Appl. Phys., 54(3), 5076 (1983).
- (6) S. P. Murarka, Silicides for VLSI Applications, p. 60, Academic Press, New York, 1983.
- (7) M. Berti, A. C. Deigo, C. Cohen, J. Siejka, G. G. Bentini, R. Nipoti, and S. Guerri, Titanium Silicide formation: Effect of oxygen distribution in the metal film, J. Appl. Phys., 55(10), 3558 (1984).
- (8) H. Ishiura, S. Saitoh, and K. Hikosaka, Theoretical Considerations on Ion Channeling Effect through Silicide-Silicon Interface, Jpn. J. Appl. Phys., 20, No. 5, 343 (1981).




그림 1. 진공증착장치




그림 2. 열처리장치





그림 3. 열처리 온도에 따른 Ti-실리사이드 면저항의 변화




그림 4. 열처리 온도에 따른 Ti-실리사이드 면저항과 X-선 회절강도의 변화 □  $TiSi(211)$ , ○  $TiSi_2(311)$ , △  $TiSi_2(004)$ , ■ 면저항






그림 5. 열처리 온도, 시간에 따른 Ti-실리사이드 면저항의 변화




그림 6. 실리콘(100)과 Ti-실리사이드의 원자 배열  
점선은 부영된 단위격자를 나타낸다.