

염경환* 나정웅

한국과학기술원

ABSTRACTS

In designing the high frequency oscillator with FET, it may be necessary to make the FET unstable using feedback. For convenient realization, six feedback type is usually employed. It is convenient to determine the load which makes oscillation possible, with the contour plot of the negative resistance of the FET positively feedback for each type. Analytic formulas are given for this contour plot in this paper, and the results are discussed.

1. 서론

GaAs MESFET가 초고주파 소자로서 응용된 이래, MESFET는 다른 반도체 소자에 비해 bias의 편리함과 RF 전력 변환효율의 우수성으로 발진기 제작에 이용되어왔다. 이 MESFET를 발진기로 응용할 경우, MESFET는 일반적으로 X band 영역까지는 unilaterality가 커서 안정하며, 또한 불안정하더라도 이것을 이용하여 직접 원하는 주파수에서 발진하는 발진기를 제작하기에는 회로 설계의 어려움으로 인해 대개 feedback 방법을 사용하게된다. 이러한 feedback의 방법으로 저주파에서는 FET를 2-port로 볼 때 출력은 입력전압과 위상이 180° 차가 나므로 FET 입력에 출력위상의 반전된 전압이 인가되도록 feedback 회로를 설계하므로써 발진을 야기시키는 tuned drain, Colpitts, Hartley 방식이 잘 알려져 있다.

그러나 이 방식 들은, 고주파에서 발진기 제작시 전송선로의 위상지연과 MESFET의 동가 회로가 parastic LC의 영향을 무시할수 없어, 저주파 동기회로에 비해 복잡하기 때

문에, 비록 발진기설계에 직감이나 idea 를 제공하더라도 실제적으로 적용하기에는 어려움이 있다. 따라서 고주파에서 발진기 제작시에는 적당한 feedback 회로를 설정하고 발진 가능한 feedback 회로값을, small signal S-parameter로부터 도출된 MESFET 동가회로로부터 결정하는 방법(1,2,3)과, MESFET와 feedback회로를 함께 부하에대한 1-port로 보고 feedback 회로를 결정하는 방법 등이 있다. 전자의 경우 small signal S-parameter로부터 동가회로를 얻어내는 방법이 잘 알려져 있으나, 그 과정이 많은 노력을 필요로하고 동가회로의 값의 uncertainty가 문제시된다.(4) 따라서 간단히 발진기를 설계하기 위해서는 후자와 같이 직접 small signal S-parameter로부터 feedback 회로 값에 따른 전체적인 1-port impedance를 조사한 뒤, 적절한 feedback 회로 값을 결정하고, 이 1-port impedance의 발진출력에 따른 변화를 추정하여 부하값을 결정, 설계하는 것이 알맞을 것 같다.(5)

이러한 후자의 방법으로 발진기를 설계할 경우 먼저 feedback 회로값에 따른 1-port의 실수부와 허수부의 contour plot을 이용하면 편리하다. 이에대해 Maeda (5)는 computer로 이 plot을 구하여 설계했다. 그런데 발진 가능성 여부는 1-port의 실수부로 판정할 수 있으며 이것으로 feedback 회로를 결정한뒤 관련된 허수부를 계산하면 되므로, 실수부의 contour plot만 있으면 충분할것이다. 또한 computer로 이것을 plot 하기 위해서는 그리 고자하는 함수의 개형을 아는것이 필요하며, 이러한 program은 쉽게 작성하기 어려운점이 있다.

따라서 본 논문에서는 초고주파 발진기 제작에 흔히 쓰이는 feedback의 6가지 형태에 대해 부정저항 contour plot의 analytic한 표현식과, 부정저항, 곡면의 개형에 대해 언급하려고한다.

2. 본 문

그림1의 (a)에서 FET의 gate을 입력으로 drain을 출력으로한 2-port Z-parameter를 각각 Z_i, Z_f, Z_o, Z_r 할 때 지컬 정귀환된 그림1의 (a)에서의 부하측에서 FET를 들여다 본 impedance Z_{out} 은 (1)식과 같이 쓸수 있다.

$$Z_{out} = Z_o + jy - \frac{(Z_f + jy)(Z_r + jy)}{Z_i + jx + jy} \quad (1)$$

그리고 그림1의 (b)의 경우 Z_i 와 Z_o 를 서로 바꿀 경우 그림2의 (b)과 같고 그림1의 (c)의 경우 common source Z-parameter를 알고 있으므로, 이것을 이용하여 common gate Z-parameter를 구할 수 있는데 (1)식의 Z-parameter를 대치하면 source에서 FET를 본 impedance를 얻을 수 있다. 또한 (d), (e), (f)는 Z-parameter를 Y-parameter로 대치하고 출력측에서의 conductance를 구할 경우 (1)식과 형태가 같아지고 그림1의 (f)는 common gate Y-parameter를 이용하면 되므로 역시 (1)식의 형태로 환원할 수 있다. 따라서 (1)식의 부성저항의 feedback 회로 x, y에 대한 변화를 구한다면, 나머지 회로에 대해서는 똑같은 방법을 적용하면 되므로, (1)식은 나머지 5가지 형태에 대한 canonical form이 된다.

(1)식에서 Z_{out} 의 실수부를 R로 두고 우변의 실수부를 취할 경우, 우변은 본모, 본자가 x, y에 대한 2차식이 되므로 (1)식은 정리하면 R을 parameter로 하는 2차곡선이 됨을 알수있다. (1)식을 x, y에 대한 2차식으로 정리하고 2차항들에 대한 판별식을 구할경우 (2)식을 얻을수 있다.

$$D = r_i(R - R_c) \quad (2-a)$$

$$R_c = D r_f / r_i (1 - U_r) \quad (2-b)$$

$$D r_f = r_i r_o - r_f r_r \quad (2-c)$$

$$U_r = \frac{(r_f - r_r)^2}{4(r_i r_o - r_f r_r)} \quad (2-d)$$

(2) 식의 D가 0보다 클 경우 쌍곡선이 되며, D가 음일 경우 타원이 되게된다. 또한 이 2차곡선의 중심점들을 R을 parameter로 구할 경우 feedback 회로 x, y 평면상에 직선을 이루게되며 (3)식과 같으며 R에 따른 중심점 Y의 값은 (4)식이 된다. 그리고 쌍곡선, 타원이 기준면에 대한 좌표축의 회전각도를 구할 경우 (5)식을 얻을수있다.

$$y = \frac{(r_f + r_r)}{2r_i - (r_f + r_r)} \left(x + x_i - \frac{r_i(x_f + x_r)}{r_f + r_r} \right) \quad (3)$$

$$y = \frac{2(x_f + x_r)(r_o - R) - \frac{(r_f + r_r)}{r_i}(r_f x_f + r_r x_r)}{4(R - R_c)} \quad (4)$$

$$\theta_{rot} = \frac{1}{2} \tan^{-1} \left(\frac{2r_o - 2R - r_f - r_r}{r_f + r_o - r_i} \right) + \frac{\pi}{2} H(Q) \quad (5-a)$$

$$Q = -r_i^3 (R - R_c) (R - R_2) \quad (5-b)$$

$$R_1 = D r_f / r_i \quad (5-c)$$

$$R_2 = R_1 (1 - U) \quad (5-d)$$

마지막으로 2차곡선의 생김새를 결정짓는 장축, 단축을 구할경우 길고 지루한 계산을 거친뒤 (6), (7)식을 얻을 수 있다.

$$a^2 = \frac{Q}{D^2} \left((R_2 - R) + \text{sgn}(Q) \sqrt{(R_2 - R)^2 + D} \right) \quad (6)$$

$$b^2 = \frac{Q}{D^2} \left((R_2 - R) - \text{sgn}(Q) \sqrt{(R_2 - R)^2 + D} \right) \quad (7)$$

$$R_f = r_o + \frac{r_i}{2} - \frac{(r_f + r_r)}{2} \quad (8)$$

이 식들을 이용하여 그림을 그릴 경우 $D r_f, U, U_r$ 은 Z-parameter의 common 단자 선택에 관계가 없으므로 그림의 개형은 r_i 의 부호에 관계되며 r_o 의 부호에 따라 contour plot의 경향은 그림2, 그림 3과 같이 R에 대해 좌우가 바뀌게되며, R_c 점 이상에서는 두경우 모두 허타원(imaginary ellipse)이 되므로 R_c 점은 최대의 부성저항이거나 최대의 정저항이 된다. 이 결과는 R. Spence (6)가 얻은 결과와 일치한다. 그림4와 그림5는 Hewlett-Packard에서 제작된 HFET 1101의 $V_{ds} = 4$ volt, $I_{ds} = 0.5 I_{dss}$ 로 bias를 인가했을 때 10GHz에서의 그림1 (a) 의경우와 (c)의 경우의 부성저항의 contour plot이다.

결론: 발진가능성 판정에 중요한 정귀환된 2-port의 부성저항 contour plot을 쉽게 구할 수 있는 해석적인 공식을 구하였으며 이 공식들은 고주파 발진기 제작시 흔히 쓰이는 6가지 형태에 모두 적용될수 있는 공식임을 설명하였다.

참고문헌

- (1) Raucher, C. and Willing, H.A., 'Simulation of nonlinear microwave FET performance using a quasi static model', IEEE Trans Microwave Theory and Tech. 1979 MTT-27, pp 834- 840.
- (2) Raucher, C., 'Large signal technique for designing single frequency and voltage controlled GaAs FET oscillators,' IEEE Trans Microwave Theory and Tech. 1981, MTT-29, pp 293- 304
- (3) Johnson, K.M., 'Large signal GaAs MESFET oscillator design,' IEEE Trans Microwave theory and Tech. 1979, MTT-27, pp 217-227.
- (4) Vaitus, R.L., 'Uncertainty in the values of GaAs MESFET equivalent circuit elements

extracted from measured two port S-parameter,
 ' 1983 IEEE Cornell conference on high speed semiconductor devices and circuits.

- (5) Maeda, M., Kimura, K., and Kodera, H.,
 'Design and performance of X-band oscillators with GaAs Shottky gate field effect transistors,' IEEE Trans. Microwave Theory and Tech. 1975, MTT-23 pp 661-667.
- (6) Spence, R., 'A theory of maximally loaded oscillators,' IEEE Trans. circuit theory 1966, CT-13, pp 226-230.




그림 3. 그림 1의 (c)회로에서 R에 따른 장축과 단축의 변화 (FET; HFET1101, $V_{DS}=4V$, $I_{dss}=0.5I_{dss}$, $f=10GHz$, $r_i=-0.536$)




그림 1. 초고주파 발진기 제작에 흔히 사용되는 6가지 feedback 형태




그림 4. 그림 1의 회로의 부성저항의 contour plot ($R_m = -0.8950$)




그림 2. 그림 1의 (a)회로에서 R에 따른 장축과 단축의 변화 (FET ; HFET1101, $V_{DS}=4V$,

$I_{fs}=0.5I_{dss}$, $f=10GHz$, $r_i=0.435$)




그림 5. 그림 1의 (b)회로의 부성저항의 contour plot ($R_m=0.7258$)